

1. Представление информации в ЭВМ (понятие информации, виды систем счисления, способы представления чисел со знаком и примеры, способы представления вещественных чисел и примеры, методы кодирования информации: текст, графика, звук/видео).

В технике под информацией понимают сообщения, передаваемые в форме знаков или сигналов.

В кибернетике под информацией понимают ту часть знаний, которая используется для ориентирования, активного действия, управления.

Системы счисления — способ именования и изображения чисел с помощью символов, имеющих определенные количественные значения. Системы счисления делятся на: непозиционные и позиционные.

Непозиционные системы счисления - цифры не меняют своего количественного значения при изменении их расположения в числе.

Позиционные системы счисления - количественное значение каждой цифры зависит от ее места (позиции) в числе. Н-р: десятичная, двоичная системы.

Число со знаком

Старший бит кодирует знак

Остальные биты совпадают у положительного и отрицательного числа

Обратный код (дополнение до 1) $a + (-a) = 2^n - 1$, где n – количество разрядов числа

Дополнительный код (дополнение до 2) $a + (-a) = 2^n$ где n – количество разрядов числа

Число		прямой	обратный	дополнительный
23	10111	00010111	00010111	00010111
127	1111111	01111111	01111111	01111111

Вещественные числа

естественная форма, или форма с фиксированной запятой (точкой) — ФЗ (ФТ); нормальная форма, или форма с плавающей запятой (точкой) — ПЗ (ПТ).

Фиксированная запятая (точка). Числа изображаются в виде последовательности цифр с постоянным для всех чисел положением запятой, отделяющей целую часть от дробной.

Плавающая запятая (точка). Число изображается в виде двух групп цифр: мантисса; порядок. Для алгебраического представления чисел в вычислительных машинах используются специальные коды:

- ♦ прямой — младший байт слова — по младшему адресу;
- ♦ обратный или дополнение до 1 — младший байт слова — по старшему адресу
- ♦ дополнительный или дополнение до 2 (можно получить инвертированием модуля двоичного числа (1дополнение) и прибавлением к инверсии единицы (2дополнение)). Знак числа обычно кодируется двоичной цифрой, при этом:
 - ♦ код 0 означает знак + (плюс);
 - ♦ код 1 означает знак - (минус).

Методы кодирования информации

Кодирование статической информации: Кодирование символьной и текстовой информации; Таблицы кодировки

Кодирование изображений: Растровое; Векторное

Кодирование динамической информации: Преобразование аналоговых сигналов в цифровые; Сжатие

2. Этапы развития вычислительной техники, классификация ВМ (этапы информатизации, поколения ЭВМ: элементная база, ключевые черты, классификация ВМ).

Этапы развития информатизации:

- ◆ технический период (основные представления о структуре ЭВМ, определилась архитектура и типы устройств)
- ◆ программный период (современная классификация программных средств, их структур и взаимосвязей, сложились языки программирования, первые компиляторы и принципы процедурной обработки)
- ◆ информационный период (структуры данных, языки описания и манипулирования данными, непроцедурные подходы к построению систем обработки информации)
- ◆ гуманитарный период (интерфейсные возможности)

ЭВМ первого поколения являлась электронная лампа. Для построения оперативной памяти применялись ферритовые сердечники. В качестве устройства ввода-вывода использовалась стандартная телеграфная аппаратура и электромеханические запоминающие устройства на магнитных лентах, барабанах, дисках и быстродействующие печатающие устройства.

ЭВМ второго поколения - транзисторы. Появились машины для решения научно-технических и экономических задач, для управления производственными процессами и различными объектами. Появились многопрограммные ЭВМ за счет организации параллельной работы основных устройств машины.

Третье поколение ЭВМ - интегральные схемы. Расширился набор различных электромеханических устройств для ввода и вывода информации. Разработанные операционные системы многопрограммных машин, снабженных периферийными устройствами ввода-вывода с автономными пультами абонентов, обеспечивают управление работой ЭВМ в различных режимах: пакетной обработки, разделения времени, запрос-ответ.

Четвертого поколения – большие интегральные схемы. Связь структуры машины и ее программного обеспечения, особенно операционной системы. Отчетливо проявляется тенденция к созданию машин, представляющих собой единую систему.

В 50-х начали развиваться **миниЭВМ**, отличающиеся меньшими функциональными возможностями главным образом из-за ограниченного набора команд и меньшей разрядности чисел, представляющих обрабатываемые данные. С появлением микропроцессоров начал развиваться новый класс вычислительных машин – **микроЭВМ**.

3. Назначение и характеристики элементарных узлов ЭВМ (вентили, триггеры, сумматоры, счётчики, компараторы, шифраторы/дешифраторы, мультиплексоры/демультиплексоры, ЦАП/АЦП – назначение и краткое описание всех узлов).

Узлом ЭВМ называется совокупность функционально связанных элементов, предназначенных для выполнения определённых операций над двоичными словами.

Вентиль — базовый элемент цифровой схемы, выполняющий элементарную логическую операцию, преобразуя таким образом множество входных логических сигналов в выходной логический сигнал. Логика работы вентиля основана на битовых операциях с входными цифровыми сигналами в качестве операндов. При создании цифровой схемы вентили соединяют между собой, при этом выход используемого вентиля должен быть подключён к одному или к нескольким входам других вентилях.

Триггеры — электронная схема, применяемая в регистрах компьютера для запоминания одного разряда двоичного кода. Триггер имеет два устойчивых состояния, одно из которых соответствует двоичной единице, а другое — двоичному нулю.

Сумматор — узел ЭВМ, выполняющий суммирование двоичных кодов чисел. Он является узлом преобразования информации. Различают комбинационные и накапливающие сумматоры.

Счётчик — накопительный узел ЭВМ, предназначенный для подсчёта числа импульсов, поступивших на его вход. По структуре различают счётчики: с последовательным переносом; сквозным переносом; параллельным переносом; групповым переносом. В зависимости от алгоритма реализации выделяют счётчики: суммирующие; вычитающие; реверсивные; с предустановкой. В зависимости от модуля счёта счётчики бывают: двоичные; десятичные.

Дешифратор — комбинационный узел, предназначен для преобразования двоичного кода на входе в управляющий сигнал на одном из выходов. Линейные дешифраторы обладают большим быстродействием, но ограничены числом входов.

Шифратор — это узел ЭВМ с несколькими входами и выходами, преобразующий сигнал на одном из входов в код этого входа. Примером шифратора является клавиатура.

Мультиплексор — узел ЭВМ, осуществляющий передачу сигналов с одной из входных линий в выходную. Выбор выходной линии производится управляющим кодом, поступающим на входы мультиплексора, различают управляющие информационные входы. Мультиплексор обеспечивает временное объединение каналов и является основным узлом, реализующим аппаратную функцию передачи данных.

Демультиплексор выполняет функцию, обратную функции мультиплексора, и используется для временного разделения данных, поступающих от одного источника, по каналам. Это узел ЭВМ, осуществляющий передачу информации, поступающей на общий вход, на одну из выходных линий. Выбор линии выхода производится кодом, поступающим на управляющие входы демультиплексора, он имеет одну информационную линию и несколько управляющих.

Цифро-аналоговый преобразователь — узел ЭВМ, предназначенный для преобразования числа, представленного двоичным кодом в выходное напряжение — пропорциональную аналоговую величину.

Аналого-цифровой преобразователь — узел ЭВМ, преобразующий входной аналоговый сигнал в дискретный код (цифровой сигнал).

4. Архитектуры ЭВМ и принципы фон Неймана (уровни детализации структуры ВМ, принципы фон-неймановской концепции, структура фон-неймановской ВМ, виды архитектур ЭВМ).

Уровни детализации вычислительной машины:

1) ВМ рассматривается как устройство, способное хранить и обрабатывать информацию, а также обмениваться данными с внешним миром. ВМ представляется «черным ящиком», который может быть подключен к сети и к которому, могут подсоединяться периферийные устройства.

2) Уровень общей архитектуры предполагает представление ВМ в виде четырех составляющих: центрального процессора (ЦП), основной памяти (ОП), устройства ввода/вывода (УВВ) и системы шин.

3) На третьем уровне детализируется каждое из устройств второго уровня.

Центральный процессор. В нем можно выделить: арифметико-логическое устройство (АЛУ), обеспечивающее обработку целых чисел; блок обработки чисел в формате с плавающей запятой (БПЗ); регистры процессора, используемые для краткосрочного хранения команд, данных и адресов; устройство управления (УУ), обеспечивающее совместное функционирование устройств ВМ; внутренние шины.

4) На четвертом уровне детализируются элементы третьего уровня. Структура устройства управления. УУ представлено в виде четырех составляющих: логики программной последовательности — электронных схем, обеспечивающих выполнение команд программы в последовательности, предписываемой программой; регистров и дешифраторов устройства управления; управляющей памяти; логики формирования управления, генерирующей все необходимые управляющие сигналы.

Архитектуры ЭВМ:

Архитектура «звезда». Центральный процессор соединен непосредственно с внешними устройствами и управляет их работой. Этот тип также именуется классической архитектурой – одно АЛУ, через которое проходит поток данных, и одно УУ, через которое проходит поток команд – программа.

Архитектура фон-неймана часто ассоциируется с принстонской архитектурой, которая характеризуется использованием общей оперативной памяти для хранения программ и данных.

Гарвардская архитектура характеризуется физическим разделением памяти команд и памяти данных. Каждая память соединяется с процессором отдельной шиной, что позволяет одновременно с чтением-записью данных при выполнении текущей команды производить выборку и декодирование следующей команды.

Иерархическая архитектура – ЦП соединён с периферийными процессорами, управляющими в свою очередь контроллерами, к которым подключены группы ВУ.

Магистральная структура. ЦП и блоки ОП взаимодействуют между собой и с ВУ через внутренний канал, общий для всех устройств. Физически магистраль представляет собой многопроводную линию с гнездами для подключения электронных схем.

Принципы фон-неймановской концепции ВМ:

Принцип двоичного кодирования - вся информация, поступающая в ЭВМ, кодируется с помощью двоичных сигналов 0 и 1.

Принцип программного управления - программа состоит из набора команд, которые выполняются процессором автоматически друг за другом в определённой последовательности.


Принцип однородности памяти - программы и данные хранятся в одной и той же памяти. Поэтому ЭВМ не различает, что хранится в данной ячейке памяти - число, текст или команда. Над командами можно выполнять такие же действия, как и над данными

Принцип адресности - основная память состоит из пронумерованных ячеек. Процессору в произвольный момент времени доступна любая ячейка

5. Функциональные блоки ЦП (схема и назначение АЛУ, схема и назначение УУ, основные регистры ЦП).

Арифметико-логическое устройство - выполнение арифметических и логических операций над данными.

Блок управления (устройство управления) - синхронизации работы процессора с другими устройствами, организация операций пересылки данных в процессор.



Микропрограммное устройство управления




Схема УУ

Основные регистры ЦП:

- 1) Instruction Register (IR) - содержит код выполняемой программы;
- 2) Program Counter (PC), также Instruction Pointer (IP) - регистр процессора, указывающий, какую команду выполнять следующей;
- 3) Memory Address Register (MAR) - хранит адрес, из которого будут извлекаться данные или куда данные будут отправлены;
- 4) Memory Data Register (MDR) - регистр данных, с которыми работает процессор.
- 5) Регистр флагов (состояния).
- 6) n регистров общего назначения.

6. Командный цикл процессора, регистр флагов и состояния (понятия команды, потока управления и исполнительного адреса, описание командного цикла, описание флагов в регистре флагов и состояний).

Команда - элементарное действие, которое может выполнить процессор без дальнейшей детализации.

Поток управления – это последовательность, в которой выполняются команды программы;

Исполнительный адрес – номер ячейки памяти, по которому будет записан или считан операнд команды

Командный цикл – извлечение и выполнение одной команды;

Описание командного цикла:

- 1) Извлечение из памяти содержимого ячейки, адрес которой хранится в счётчике команд, и размещение этого кода в регистре команды (чтение команды)
- 2) Увеличение содержимого счётчика команд на единицу
- 3) Формирование адреса операндов (например номер регистра)
- 4) Извлечение операндов из памяти (из полученного выше регистра)
- 5) Выполнение заданной в команде операции
- 6) Размещение результата операции в памяти
- 7) Переход к п. 1

Описание флагов в регистре флагов и состояний:

- 1) Carry flag (CF, флаг переноса) - результат сложения не уложился в разрядную сетку, или при вычитании чисел без знака первое из них было меньше второго (пусть 4 бита, $11012 + 10002 = 01012$ и $CF=1$)
- 2) Overflow flag (OF, флаг переполнения) - при сложении или вычитании целых чисел со знаком получился результат, по модулю превосходящий допустимую величину ($01112 + 01002 = 10002$ и $OF=1$)
- 3) Zero flag (ZF, флаг нуля) - результат команды оказался равным 0 (xor r16, r16, получим в результате 0 и $ZF=1$; $00012 + 00012 = 00102$, не равно 0 $\Rightarrow ZF=0$)
- 4) Sign flag (SF, флаг знака) - в операции над числами со знаками получился отрицательный результат
- 5) Parity flag (PF, флаг четности) - результат очередной команды содержит чётное количество двоичных единиц.
- 6) Auxiliary carry flag (AF, флаг доп. переноса) - фиксирует особенности выполнения операций над двоичнодесятичными числами (ХЗ что это)
- 7) Direction flag (DF, флаг направления) - направление просмотра строк: при $DF=0$ строки просматриваются «вперёд», при $DF=1$ — «назад» (ХЗ что это)
- 8) Interrupt flag (IF, флаг прерываний) - при $IF=0$ процессор перестаёт реагировать на поступающие к нему прерывания, при $IF=1$ блокировка прерываний снимается
- 9) Trap flag (TF, флаг трассировки) - после выполнения каждой команды процессор делает прерывание. Разрешает работу процессора в одношаговом режиме. Если такой флаг доступен, отладчики могут использовать его для выполнения компьютерной программы.

7. Основные архитектуры системы команд (описание стековой, аккумуляторной, регистровой архитектуры системы команд и архитектура с выделенным доступом к памяти).

Система команд *вм* - полный перечень команд, которые способна выполнять данная вычислительная машина.

Архитектура системы команд *вм* - совокупность средств, которые доступны и видны программисту.

Критерии, по которым выделяется та или иная архитектура системы команд:

- 1) Вид и форматы данных.
- 2) Место хранения данных (помимо основной памяти).
- 3) Методы доступа к данным.
- 4) Операции над данными.
- 5) Количество операндов в команде.
- 6) Способ определения адреса очередной команды.
- 7) Способ кодирования команды.

Архитектуры системы команд классифицируются по трем признакам:

- 1) По типу выполняемых операций (общего назначения, специализированные, дополненная система команд);
- 2) По месту хранения операндов (тип адресуемой памяти - стековая, аккумуляторная, регистровая, с выделенным доступом к памяти);
- 3) По составу и сложности команд (CISC, RISC, VLIW).

Рассмотрим типы архитектур по месту хранения операндов.

1) **Стековая архитектура.** Перед выполнением команды операнды помещаются в стек. АЛУ извлекает их в определенном нужном порядке согласно стековой архитектуре.

2) **Аккумуляторная архитектура.** Исторически возникла одной из первых. В ней для хранения одного из операндов используется выделенный регистр - аккумулятор. В этот же регистр заносится результат операции. Поскольку адрес одного из операндов предопределен, явно в команде указать адрес необходимо только для одного из операндов. Изначально оба операнда находятся в основной памяти, и до начала обработки команды один из них необходимо загрузить в аккумулятор. После выполнения операции результат заносится в аккумулятор и, если он не является операндом для следующей команды, его необходимо сохранить в ячейке памяти.

3) **Регистровая архитектура.** Допускает расположение операндов как в регистрах, так и в основной памяти. В зависимости от этого различают 3 варианта этой архитектуры: регистр-регистр, регистр-память, память-память. Выбор того или иного варианта влияет на формат команд и быстродействие. У каждого варианта есть свои плюсы и минусы.

4) **Архитектура с выделенным доступом к памяти.** При данном типе архитектуры обращение к основной памяти возможно только с помощью специальных команд: load (загрузить в регистр) и store (выгрузить в основную память). Операнды во всех командах обработки информации могут находиться только в регистрах процессора. Результат операции также может заноситься только в регистр. Такая архитектура обеспечивает простоту декодирования команд и их исполнения.

8. Основы построения CISC-, RISC- и VLIW-архитектур системы команд (принципы построения основных архитектур, схема процессора, сравнение функций устройства управления в CISC и RISC процессорах).

Архитектура с полным набором команд: CISC (Complex Instruction Set Computer):

CISC (complex instruction set computer) - концепция проектирования процессоров, которая характеризуется следующим набором свойств: нефиксированное значение длины команды (1 - 15 байт), арифметические действия кодируются в одной команде, небольшое число регистров, каждый из которых выполняет строго определенную функцию. Данный тип архитектуры системы команд характеризуется дороговизной аппаратуры, чрезмерной длиной команд, большим количеством способов адресации, сложностью в распараллеливании вычислений.

Архитектура с сокращённым набором команд: RISC (Reduced Instruction Set Computer):

RISC (reduced instruction set computer) - архитектура процессора, в которой быстроедействие обеспечивается за счет упрощения инструкций, чтобы их декодирование было более простым, а время выполнения - короче. Характеризуется малым числом команд по сравнению с CISC, большим числом регистров, быстротой выполнения машинных инструкций (не менее 75% инструкций выполняется за 1 такт).

Архитектура с командными словами сверхбольшой длины: VLIW (Very Long Instruction Word):

VLIW (very long instruction word) - архитектура системы команд с командными словами сверхбольшой длины. Концепция VLIW базируется на RISC-архитектуре, где несколько простых машинных команд объединяются компилятором в одну большую команду и выполняются процессором параллельно, за 1 такт.



Операции устройства управления (CISC и RISC)

1. Проводит дешифрацию кодов команд.
2. Производит пересылку данных между РОН, ЦП и ОП.
3. Осуществляет преобразование данных разных форматов.
4. Помогает АЛУ осуществлять многошаговые инструкции.
5. Выполнение сегментации памяти.
6. Производит страничные преобразования.
7. Осуществляет управление шиной компьютера.
8. Управляет разделением потоков в SMP-системах и взаимодействием с сопроцессорами.
9. Формирует сигналы управления АЛУ и системными регистрами.
10. Реализовывает конвейерные вычисления и инструкции, организацию доступа SIMD.
11. Проводит политику защиты выполняемых процессов путём назначения программам разных уровней привилегий и приоритетов.
12. Управляет контроллерами ввода-вывода.
13. Эмулирует другие процессоры или работает в «режиме совместимости».

43

Зеленый - обе архитектуры (1,2,8,9), красный - только CISC (4,7,10,12,13), синий - частично RISC (3,5,6,11).

9. Форматы команд и виды адресации (классификация команд процессора, примеры форматов команд x86, RISC-16, AVR, способы адресации со схемами).

Классификация команд:


- 1) Команды пересылки и загрузки данных - осуществляют пересылку данных между двумя регистрами или между регистром и ячейкой памяти. В некоторых процессорах реализуется пересылка между двумя ячейками памяти.
- 2) Команды ввода и вывода - реализуют пересылку данных из регистра процессора во внешнее устройство или же прием данных из внешнего устройства в регистр.
- 3) Команды обработки данных - производят некоторые арифметические/логические операции с данными в регистрах.
- 4) Команды управления - различные переходы, вызовы подпрограмм, и так далее.

Виды адресации:

Прямая	Операнд (адрес) выбирается из ячейки/слова памяти, адрес которой содержится в команде
Регистровая	Операнд выбирается из регистра, номер которого указан в команде
Косвенно-регистровая	Операнд выбирается из ячейки/слова памяти, адрес которой содержится в регистре, указанном в команде
<u>Косвенно-регистровая со смещением</u>	<u>Операнд выбирается из ячейки памяти, адрес которой является суммой содержимого указанного регистра и смещения (смещение может быть положительным или отрицательным числом).</u>
<u>Косвенно-регистровая с индексированием и смещением</u>	<u>Операнд выбирается из ячейки памяти, адрес которой является суммой содержимого указанного регистра, индексного регистра и смещения.</u>
Относительная	Операнд выбирается из ячейки памяти, адрес которой является суммой текущего содержимого счетчика команд и смещения.
Непосредственная	Операнд непосредственно содержится в поступившей команде, размещаясь следом за кодом операции




Прямая адресация






Регистровая адресация



Относительная адресация




10. Понятия конвейерной, суперскалярной и векторной обработки (схема работы конвейера, показатели эффективности конвейера, схема суперскалярного ЦП, конфликты в конвейере, назначение MMX, 3DNow!, SSE, SSE2,...).

Схема до и после конвейеризации:



ВК	выборка команды (Fetch)
ДК	декодирование команды (Decode)
ВД	выборка данных (Lead)
ИК	исполнение команды (Execute)
ЗР	запись результата (Store)

Пятиступенчатый конвейер




ВК	выборка команды (Fetch)
ДК	декодирование команды (Decode)
ВД	выборка данных (Lead)
ИК	исполнение команды (Execute)
ЗР	запись результата (Store)

Показатели эффективности конвейера:

- 1) Ускорение - отношение времени обработки без конвейера к времени обработки при наличии конвейера;
- 2) Эффективность - доля ускорения, приходящаяся на одну ступень конвейера;
- 3) Производительность - эффективность, деленная на длительность тактового периода;

Развитием идеи конвейерной обработки является суперскалярный конвейер. Смысл идеи состоит в том, что есть несколько исполнительных линий, обрабатывающих не связанные между собой команды.



Риски, возникающие при работе конвейера:

- 1) Структурный риск - попытка нескольких команд одновременно обратиться к ресурсу вычислительной машины (когда команды обращаются к одним данным);
- 2) Риск по данным - взаимосвязь команд по данным (когда команды логически мешают друг другу);
- 3) Риск по управлению - неоднозначность выбора следующей команды при выполнении команд управления.

Еще одна технология, связанная с распараллеливанием обработки данных внутри процессора, получила название векторной обработки. Смысл состоит в том, что при векторной обработке процессором совершается несколько потоковых действий за одну машинную инструкцию, то есть обработка идет по принципу SIMD. Для поддержки этой технологии существуют специальные длинные регистры, а также специальные расширения (наборы инструкций), позволяющие применить эту технологию: MMX, 3DNow!, SSE, SSE2, и так далее.

11. Технологии динамического исполнения (краткое описание средств динамического исполнения, технология многократного декодирования команд).

Технология динамического исполнения программ представляет собой ряд техник, позволяющих повысить эффективность работы процессора во время исполнения программы.

Предсказание переходов: заключается в том, что процессор “предсказывает”, какая область памяти будет использоваться следующей. Четкой однозначной логики и принципа, по которому это делает процессор, нет, есть ряд вариантов. Современные процессоры способны предсказывать переходы с точностью > 90%

Внеочередное выполнение (out of order execution) - определение оптимальной последовательности выполнения инструкций в тексте программы (просмотр декодированных команд).

Ротация регистров (register rename): процессор выполняет изменение номеров (адресов) регистров в отдельных командах, чтобы исключить ненужные пересылки данных между регистрами.

Выполнение по предположению (спекулятивное) - Параллельная обработка блоков команд, без занесения результата. Методы: 1) Предикация 2) Опережающее чтение данных.

Многократное декодирование команд: при многократном декодировании команд между преобразованием команды в тактовые микрокоманды появляется промежуточный этап перевода команды во вторичные псевдокоды, которые затем исполняются процессором более эффективно. Например, команды CISC/RISC могут переводиться во VLIW и так далее.

12. Перспективные типы процессоров ЭВМ (краткое описание ассоциативных, клеточных, нейронных процессоров, процессоров с многозначной логикой, квантовых компьютеров).

1) Ассоциативный процессор. В данном типе процессоров доступ к памяти осуществляется не по адресу, а по некоторому признаку. Время поиска информации в таком процессоре зависит от числа разрядов признака и скорости опроса разрядов, но не от числа ячеек.

2) Клеточные и ДНК-процессоры. В ДНК-процессорах структура процессора напоминает структуру молекулы ДНК. Молекулярная и электронная составляющие – химические реакции между молекулами, поиск и выделение результата; обработка информации и анализ результатов. Клеточные процессоры – самоорганизующиеся колонии «умных» микроорганизмов, их геном содержит некую логическую схему.

3) Нейронные процессоры. Процессор в данном случае строится на основе нейросетей, обычно в 2 слоя нейронов, реже в 3 слоя. Аналогом ОЗУ в данном случае выступает текущее состояние нейронов процессора. Допустим, надо обработать некоторые данные. Нейросеть обучается, подбирает нужные коэффициенты w , которые суммируются в нейронах, выдается сигнал.

4) Процессоры с нечеткой логикой. Булева логика расширяется, вместо нее используется многозначная логика.

5) Квантовые процессоры. Здесь вместо обычных разрядов используются кубиты, которые могут находиться в состоянии 0 или 1 с некоторой долей вероятности. Здесь вычисления неточные, однако, увеличивая количество кубитов, можно добиться сколь угодно большой точности результата.

13. Основы микроархитектур процессоров (понятие микроархитектуры, технологические нормы, производительность, эксплуатационные характеристики МП, физические параметры МП, общая структура МП).

Микроархитектура микропроцессора – это аппаратная организация и логическая структура микропроцессора, регистры, управляющие схемы, арифметико-логические устройства, запоминающие устройства и информационные магистрали.

Технологический процесс производства – характеристика, определяющая размеры элементов и соединений между ними в интегральной схеме.

Степень интеграции ИС – это показатель степени сложности интегральной микросхемы. Он характеризуется числом содержащихся в микросхеме элементов и/или компонентов.


Производительность микропроцессора – характеристика, определяемая следующими параметрами: 1) Тактовая частота (частота ядра, internal clock) – количество электрических импульсов в секунду 2) Частота системной шины (system clock, Front side bus) 3) Объём и частота кэш-памяти (L1, L2 и L3).

Эксплуатационные характеристики микропроцессора: напряжение питания, ток ядра, потребляемая мощность, максимальная температура нагрева кристалла.

Физические параметры микропроцессоров: Тип и размер корпуса, Размер кристалла, Количество выводов, Форма расположения выводов.



Общая логическая структура микропроцессора



14. Микроархитектуры процессоров Intel (перечень поколений и характерные черты микропроцессоров, схема и характеристики какого-нибудь из последних МП).

Intel 4004 (1971 г.). Чип представлял 4-разрядный процессор с классической архитектурой ЭВМ гарвардского типа, насчитывал 2300 транзисторов и работал на тактовой частоте 750 кГц. Чип имел: адресный стек, содержащий счетчик команд и три регистра стека; блок регистров общего назначения; 4-разрядное параллельное АЛУ; аккумулятор; регистр команд; дешифратор команд; схему управления; схему связи с периферийными устройствами. Эти функциональные узлы объединялись 4-разрядной внутренней шиной данных. Система команд содержала 46 универсальных инструкций. Адресуемая память команд достигала 4 Кбайт.

Intel 8008 (1972 г.). Первый 8-разрядный МП. Чип содержал уже 3500 транзисторов, работал на частоте 500 кГц при длительности машинного цикла 20 мкс (10 периодов задающего генератора) и в отличие от предшественников имел архитектуру ЭВМ принстонского типа. Значительные изменения произошли и в регистровом файле. Из-за ограниченных возможностей применяемой технологии в качестве блока РОН была применена динамическая память, которая требовала производить регенерацию. МП большинство команд выполнял за 1–3 машинных цикла.

Intel 8080 (1974 г.). Этот микропроцессор работал с тактовой частотой 2 МГц, цикл команды – 2 мкс. Адресуемый объем памяти достиг 64 Кбайт, был внедрён эффективный механизм обработки прерываний, в результате использования корпуса с 40 выводами удалось разделить адресную и информационную шины процессора.

Intel 8086 (объявлен 8 июня 1978 г.) Первое поколение. МП содержал 29 тыс. транзисторов. Высокое быстродействие элементов обеспечило тактовую частоту 5 МГц, а 16-разрядная архитектура и машинный цикл 200 нс – производительность, превышающую аналогичный параметр 8080 на порядок.

Intel 80286 (1 февраля 1982 г.) Второе поколение. Вот основные новшества этого чипа: •адресное пространство составляло 16 Мбайт, так как использовалась 24-разрядная шина адресов; •поддержка виртуальной памяти (до 1 Гбайт); •аппаратная мультизадачность; •повышенное быстродействие •встроенная система управления памятью и средства ее защиты •дополнение системы команд 16 новыми инструкциями; •размещение в одном кристалле контроллеров прерываний и ПДП(прямой доступ к памяти), а также таймера и системного генератора. IA-32.

Intel 80386 (17 октября 1985 г.) Третье поколение. Архитектура IA-32 (иногда называемая x86-32) является архитектурой 32-битовой системы команд. 275 тыс. транзисторов. Главные особенности: обеспечивает 32-разрядный ввод-вывод, 32-битовую адресацию основной памяти (до 4 Гбайт) и до 64 Тбайт виртуальной памяти; рабочая тактовая частота равнялась 33 МГц; в МП были встроены система управления памятью и защиты, средства работы с виртуальной памятью со страничной организацией памяти. Наиболее существенной особенностью 80386 было использование кэш-памяти, значительно повышающей производительность системы.

Intel 80486 (10 апреля 1989 г.) Четвертое поколение. Степень интеграции в 1,2 млн транзисторов позволила реализовать на одном кристалле не только кэш-память, но и математический сопроцессор.

Pentium P5 (1993 год) Пятое поколение. Основные нововведения: Шина данных на 64 бита – каждое обращение к памяти позволяло получать вдвое большее количество информации, чем это было в предыдущих чипах.

P6. Шестое поколение Pentium Pro. Для постоянной загрузки имеется высокоэффективный четырех входной кэш команд и высококачественная система предсказания ветвлений на 512 входов. Дополнительно для повышения производительности была применена буферная память (кэш) второго уровня емкостью 256 Кбайт.

Intel Core 2. Восьмое поколение. В архитектуре Core 2 ставка делается не на повышение тактовой частоты, а на улучшение других параметров процессоров, таких как кэш, эффективность и количество ядер. Ядра: Allendale, Conroe, Merom, Kentsfield, Wolfdale, Yorkfield, Nehalem (i5, i7).

Intel Atom изготавливаются по технологии 45 нм CMOS и предназначены для использования в ультрамобильных ПК, смартфонах и других портативных экономичных изделиях.

Xeon. Технически Хеон представлял собой комбинацию технологий Pentium Pro и Pentium II и был разработан, чтобы предложить повышенную эффективность, требуемую в критических приложениях для рабочих станций и серверов.

Celeron Ставка – на низкую стоимость. Основные отличия этих процессоров – в объёме кэша второго уровня и частоте шины.

15. Микроархитектуры процессоров AMD (перечень поколения и характерные черты микропроцессоров, схема и характеристики какого-нибудь из последних МП).

1) **AMD K5** был разработан компанией AMD как конкурент процессору Intel Pentium. Низкая тактовая частота процессора частично объясняется трудностями с производственными мощностями, которые испытывала компания в то время, однако вчетверо больший, чем у Pentium, буфер предсказания переходов не показывал лучшую производительность, блок ПЗ был менее производительным, чем у Pentium, и т. д.

2) **AMD K6 (K6-I, K6-II, K6-III)**. Представляют меньшие размеры, чем у Pentium, новые трехмерные возможности – 3DNow (со второй версии), трехуровневый кэш (с третьей версии).

3) **AMD K7 (Athlon)** Присутствуют значительные новшества: многократные декодеры, блок контроля команд, наличие трёх конвейерных блоков, новая архитектура узла вычислений с плавающей точкой. (!) Процессор AMD Athlon вырвал технологическое лидерство у Intel и получил право называться процессором седьмого поколения.

4) **AMD K8** Одним из главных новшеств K8 является 64-разрядная архитектура x86-64 ISA. Intel Itanium тоже 64-разрядный, но он не совместим с системой команд x86, а K8 – совместим. Высокая производительность 32-разрядных приложений, плюс поддержка появляющихся 64-битовых приложений, следовательно, это хороший вариант переходного процессора.

5) **AMD K10** Нововведения: расширен набор команд, усовершенствован конвейер исполнения, уменьшены задержки памяти, TLB (Буфер ассоциативной трансляции) большего размера, зеркалирование памяти, усовершенствование в интерфейсах, технология виртуализации AMD-V, автоматическая модуляция частоты тактового генератора, повышение скважности импульсов тактового генератора.

6) **Barcelona – четырехядерный. Первоначально – для серверов и рабочих станций. Shanghai – серверные процессоры, замещающие Barcelona и повторяющие её архитектуру. Propus. Представляет собой аналог процессора Shanghai, но без кэша L3. Phenom – процессоры AMD для настольных ПК, основанные на микроархитектуре K10. Первыми на рынке появятся четырехядерные процессоры Agena FX и Agena.**

7) **AMD Fusion** – представляет собой гетерогенный многоядерный микропроцессор, комбинирующий ядра обычных процессоров (центральный процессор – ЦП, CPU) и графической обработки (графический процессор – ГП, GPU). Представляет следующее после K10 поколение.

16. Основы построения компьютерной памяти (методы доступа к данным, характеристики памяти, иерархическая организация памяти, обнаружение и исправление ошибок).

Для хранения информации в компьютере используются запоминающие устройства (ЗУ).

Компьютерную память можно разделить на 3 типа: **процессорные ЗУ** (регистры, кэши L1, L2), **внутренние ЗУ** (основная память и кэш третьего уровня), **внешние ЗУ** (медленные ЗУ большой емкости, которые подключаются к компьютеру и для процессора принципиально не отличаются от любой другой периферии).

В плане быстродействия у компьютерной памяти есть три основных показателя:

- время доступа. Для памяти с произвольным доступом оно соответствует интервалу времени от момента поступления адреса до момента, когда данные заносятся в память или становятся доступными. В ЗУ с подвижным носителем информации – это время, затрачиваемое на установку головки записи/считывания в нужную позицию;

- длительность цикла памяти или период обращения. Применяется к памяти с произвольным доступом, и означает минимальное время между двумя последовательными обращениями к памяти. Период обращения включает в себя время доступа плюс некоторое дополнительное время, необходимое для затухания сигналов на линиях или для восстановления считанной информации;

- скорость передачи. Это скорость, с которой данные могут передаваться в память или из неё.

Методы доступа к данным:

- последовательный доступ. Информация хранится в виде последовательности блоков данных, называемых записями. Для доступа к нужному элементу считываются все предшествующие данные. Время доступа зависит от положения требуемой записи в последовательности и позиции элемента внутри записи. Примером служит магнитная лента;

- прямой доступ. Каждая запись имеет уникальный адрес, по которому можно получить доступ к началу записи, с последующим последовательным доступом к определенной единице информации внутри записи. Такой режим характерен для магнитных дисков;

- произвольный доступ. Каждая ячейка памяти имеет уникальный физический адрес.

Обращение к любой ячейке занимает одно и то же время и может производиться в произвольной очередности. Примером может служить основная память;

- ассоциативный доступ. Этот вид доступа позволяет выполнять поиск ячеек по содержимому отдельных битов. Сравнение осуществляется параллельно для всех ячеек памяти, независимо от её ёмкости. По ассоциативному принципу построены блоки кэш-памяти.

При работе с полупроводниковой памятью не исключено возникновение различного рода отказов и сбоев.

Сбой – это случайное событие, выражающееся в неверном считывании или записи информации в отдельных разрядах одной или нескольких ячеек, не связанное с дефектами микросхемы.

В основе методов контроля и исправления ошибок лежит введение корректирующих кодов.

Контролируемые разряды дополняются контрольными, благодаря которым возможно обнаружение ошибок, а в ряде методов – их коррекция. Перед записью данных в память производится их обработка, в результате которой формируется добавочный код. В память заносятся как данные, так и этот вычисленный код. При чтении информации повторно формируется код, который сравнивается со считанным кодом.


Зависимости характеристик ЗУ в иерархии



17. Основная память, статические ОЗУ (структура ОП, характеристики, блочная организация ОП, запоминающий элемент в статическом ОЗУ, виды статических ОЗУ).

Основная память представляет собой единственный вид памяти, к которой ЦП может обращаться непосредственно.

Основную память образуют запоминающие устройства с произвольным доступом. Основная память может включать в себя два типа устройств: оперативные запоминающие устройства (ОЗУ) и постоянные запоминающие устройства (ПЗУ).



Характеристики быстродействия основной памяти:

Применяются циклы чтения/записи – временная схема пакета

Эти числа относятся к количеству тактов процессора для каждого доступа при чтении

Например, для асинхронной SRAM чтение одного слова выполняется за 3 такта, запись – за 4 такта, чтение нескольких слов определяется последовательностью 3-2-2-2 такта (что означает, что чтение 1-го элемента данных занимает 3 такта ЦП, включая 2 такта ожидания, а чтение последующих – по 2 временных такта), а запись – 4-3-3-3.

Блочная организация основной памяти:

Увеличение разрядности ЗУ реализуется за счёт объединения адресных входов ИМС ЗУ

Информационные входы и выходы микросхем являются входами и выходами модуля ЗУ увеличенной разрядности – модуля памяти

Один или несколько модулей образуют банк памяти.

Энергозависимые ОЗУ можно разделить на две основные подгруппы: статическую память (Static Random Access Memory, SRAM) и динамическую память (Dynamic Random Access Memory, DRAM).

В статических ОЗУ запоминающий элемент может хранить информацию неограниченно долго.

В случае же с динамическим ОЗУ запоминающий элемент может хранить информацию только очень ограниченный промежуток времени без регенерации. Информацию нужно восстанавливать.

Виды статических ОЗУ: асинхронная статическая память (недостаточно быстрая для синхронного доступа), синхронная пакетная статическая память (лучшая до частоты 66 МГц), конвейерная пакетная статическая память (для частоты больше 75 МГц), 1-Т память.

18. Динамические ОЗУ (виды динамических ОЗУ, запоминающий элемент, методы ускорения микросхемы, способы регенерации данных).

Запоминающий элемент динамического ОЗУ способен хранить информацию только в течение короткого промежутка времени, после которого информацию нужно восстанавливать.

Динамические запоминающие устройства

Необходимостью регенерации информации и относительно невысокое быстродействие компенсируются следующими показателями: 1) малые размеры элементов памяти 2) большой объём микросхем этих ЗУ 3) низкая стоимость. Динамическая память (DRAM) используется в качестве оперативной памяти общего назначения и памяти видеоадаптера.

Асинхронные динамические ОЗУ. Микросхемы асинхронных динамических ОЗУ управляются сигналами RAS (сигнал выбора строки) и CAS (сигнал выбора столбца), и их работа не связана тактовыми импульсами шины. В асинхронной схеме сигнал RAS будет сформирован только после поступления в контроллер тактирующего импульса и будет воспринят микросхемой памяти через некоторое время. После этого память выдаст данные, но контроллер сможет их считать только по приходу следующего тактирующего импульса, так как работает синхронно с остальными устройствами ВМ.

Синхронные динамические ОЗУ. Обмен информацией синхронизируется внешними тактовыми сигналами и происходит в строго определённые моменты времени, что позволяет взять все от пропускной способности шины «процессор-память» и избежать циклов ожидания. Адресная и управляющая информация фиксируются в ИМС (интегральная микросхема) памяти. После чего ответная реакция микросхемы произойдет через четко определенное число тактовых импульсов, и это время процессор может использовать для других действий, не связанных с обращением к памяти. В случае синхронной динамической памяти вместо продолжительности цикла доступа говорят о минимально допустимом периоде тактовой частоты.

Методы ускорения ядра микросхемы памяти:

- Последовательный
- Регистровый
- Быстрый постраничный
- Пакетный
- Конвейерный
- Удвоенной скорости

В различных типах динамической памяти применяются три основных метода регенерации:

- Одним сигналом RAS (ROR — RAS Only Refresh)
- Сигналом CAS, предваряющим сигнал RAS (CBR — CAS Before RAS) – при поступлении сигнала CAS перед сигналом RAS микросхема запускает процедуру регенерации (используется внутренний счётчик)
- Автоматическая регенерация (SR — Self Refresh) – собственный генератор сигналов для режимов энергосбережения.

19. Специальные типы оперативной памяти, ПЗУ (виды энергонезависимых ОЗУ, виды ПЗУ: EEPROM, Flash, ОЗУ для видеоадаптеров, стековая память).
ПЗУ – постоянное запоминающее устройство.

Энергозависимые ОЗУ можно подразделить на две основные подгруппы: динамическую память (DRAM – Dynamic Random Access Memory) статическую память (SRAM – Static Random Access Memory).

Процедура программирования ПЗУ обычно предполагает два этапа: сначала производится стирание содержимого всех или части ячеек, а затем производится запись новой информации.

Микросхемы EPROM (стираемые программируемые ПЗУ). Запись информации производится электрическими сигналами, перед операцией записи содержимое всех ячеек должно быть приведено к одинаковому состоянию путём воздействия на микросхему ультрафиолетовым облучением. Кристалл заключен в керамический корпус, имеющий небольшое кварцевое окно, через которое и производится облучение. Данные хранятся в виде зарядов плавающих затворов МОП (Металл-Оксид-Полупроводник) транзисторов, играющих роль конденсаторов с очень малой утечкой заряда. Программирование микросхемы происходит с использованием технологии инъекции горячих электронов.

Микросхемы EEPROM (электрически стираемые программируемые ПЗУ). Стирание и запись информации в память производятся побайтово, причем стирание – не отдельный процесс, а лишь этап, происходящий автоматически при записи. В микросхеме используется тот же принцип хранения информации, что и в EPROM. Программирование EPROM не требует специального программатора и реализуется средствами самой микросхемы.

Флэш-память использует особую технологию построения запоминающих элементов. Во флэш-памяти стирание информации производится электрическими сигналами по блокам или полностью. Существуют микросхемы флэш-памяти с разбивкой на страницы и автоматическим постраничным стиранием. Микросхемы флэш-памяти выпускаются в вариантах с последовательным и параллельным доступом.

Специальные типы оперативной памяти:

Оперативные запоминающие устройства для видеоадаптеров.

Использование памяти в видеоадаптерах имеет свою специфику и для реализации дополнительных требований прибегают к несколько иным типам микросхем. При создании динамичных изображений часто достаточно изменить расположение уже хранящейся в видеопамати информации. На память можно также возложить операции по изменению цвета точек изображения.

Стековая память обеспечивает режим работы «последним записан – первым считан» (Last In First Out, LIFO). Память с подобной организацией широко применяется для запоминания и восстановления содержимого регистров процессора при обработке подпрограмм и прерываний. Микросхема представляет собой двухпортовое ОЗУ, где один порт предназначен для занесения информации, а второй – для считывания. В связи с необходимостью слежения за состоянием очереди в микросхеме имеются регистры-указатели адресов начала и конца очереди, а также специальные флаги, которые указывают на две ситуации: отсутствие данных и полное заполнение памяти.

20. Организация кэш-памяти, способы отображения основной памяти на кэш-память (назначение кэш-памяти, уровни кэш-памяти, факторы эффективности кэш-памяти, схемы вариантов отображения ОП на кэш-память и сравнение) **Кэш** – это скрытая память с большей скоростью доступа, предназначенная для ускорения обращения к данным.

Уровни кэша

Кэш ЦП разделён на несколько уровней (до 3) Кэш уровня N+1 как правило больше по размеру и медленнее по скорости обращения и передаче данных, чем кэш уровня N.

Самой быстрой кэш-памятью является кэш первого уровня – L1-cache. L1 кэш работает на частоте процессора и обращение к нему может производиться каждый такт (обычно возможно выполнение нескольких операций чтения/записи одновременно). Латентность доступа равна 2–4 тактам ядра. Объём обычно невелик – не более 128 Кбайт.

Вторым по быстродействию является кэш второго уровня – L2-cache.

Обычно он расположен на кристалле. В старых процессорах L2 – набор микросхем на системной плате. Объём L2 кэша от 128 Кбайт до 1–12 Мбайт. В отличие от L1 кэша, его отключение может не повлиять на производительность системы, но в задачах, связанных с многочисленными обращениями к ограниченной области памяти, например, СУБД, производительность может упасть в десятки раз

Кэш третьего уровня наименее быстродействующий и иногда расположен отдельно от ядра ЦП, но он может быть внушительного размера – более 32 Мбайт. L3 кэш медленнее предыдущих кэшей, но всё равно значительно быстрее, чем оперативная память. В многопроцессорных системах находится в общем пользовании. Отключение L2 и L3 кэша обычно используется в математических задачах, когда объём данных меньше размера кэша – можно записать все данные в кэш, а затем производить их обработку.

Факторы эффективности кэш-памяти: • ёмкость кэш-памяти • размер блока • способ отображения основной памяти на кэш-память • алгоритм замещения информации в заполненной кэш-памяти • алгоритм согласования содержимого основной и кэш-памяти • число уровней кэш-памяти.

Отображение памяти на кэш. Существует три основных способа размещения блоков (строк) основной памяти в кэше:

Память с прямым отображением. В этом случае каждый блок основной памяти имеет только одно фиксированное место, на котором он может появиться в кэш-памяти. Все блоки основной памяти, имеющие одинаковые младшие разряды в своём адресе, попадают в один блок кэш-памяти. Этот тип памяти наиболее прост, но и наименее эффективен, так как данные из разных областей памяти могут конфликтовать из-за единственной строки кэша, где они только и могут быть размещены.

Полностью ассоциативная память может отображать содержимое любой области памяти в любую область кэша, но при этом крайне сложна с точки зрения схемотехнической реализации. Логика управления кэш-памяти выделяет в адресе ОП два поля: поле тега и поле слова. Поле тега совпадает с адресом блока основной памяти.

Частично (множественно) ассоциативный кэш является наиболее распространенным в данный момент среди процессорных архитектур. Кэш-память разбивается на v подмножеств (модулей), каждое из которых содержит k строк (модуль имеет k входов).

- 21.** Порядок замещения строк в кэш-памяти, согласование ОП и кэш-памяти, дисковая кэш-память (перечень алгоритмов выбора замещаемой строки, краткое описание алгоритмов согласования содержимого ОП и кэш-памяти для однопроцессорных ЭВМ, характеристики дисковой кэш-памяти).

Алгоритмы замещения:

- 1) LRU (Least Recently Used) неиспользуемый дольше всех;
- 2) FIFO (First In, First Out) «первый вошел, первый вышел»;
- 3) LFU (Least Frequently Used) используемый реже всего;
- 4) ARC (Adaptive Replacement Cache) комбинирующий LRU и LFU, запатентованный IBM;
- 5) Произвольный выбор;

Алгоритмы согласования ОП и кэш-памяти:

- 1) Алгоритм сквозной записи. Если данные меняются, то они меняются и в кэш-памяти, и в ОП (как бы проходят насквозь);
- 2) Алгоритм простого свопинга. Если в кэш-памяти нет нужных данных (слова или страницы), то происходит обращение к ОП, в ОП записываются (обновляются) какие-то “ненужные” данные (выбираются алгоритмами выше) и в кэш на свободное место записываются требуемые данные;
- 3) Алгоритм свопинга с флагами. Улучшенный алгоритм простого свопинга - к данным (словам или страницам) добавляется по флагу, отвечающему за изменение этих данных. То есть данные, которые не изменялись не нужно переносить в ОП, можно записывать сразу поверх них;
- 4) Алгоритм регистрового свопинга с флагами. Аналогичен Алгоритму свопинга с флагами, но добавляется временный регистр между ОП и кэш-памятью. Получаем треугольник - изменённые данные из кэш-памяти пересылаются в регистр, новые данные пересылаются из ОП в кэш-память и изменённые из регистра в ОП;

Характеристики дисковой кэш-памяти: Дисковая кэш-память – память с произвольным доступом, размещённая между дисками и ОП; Ёмкость дисковой кэш-памяти – от 8 Мбайт; Единица пересылки – один или несколько секторов / одна или несколько дорожек диска; В дисковых кэшах обычно используется алгоритм сквозной записи; Существует механизм переключения тракта пересылки информации: через дисковый-кэш или минуя его; Архитектура кэш-памяти современных винчестеров реализует полностью ассоциативное отображение.

22. Организация защиты памяти (назначение средств защиты памяти, краткое описание методов защиты памяти).

Для чего производится защита памяти:

- 1) Предотвращение повреждения программ и данных из-за ошибок в какой-либо программе;
- 2) Запрет взаимодействия пользователей друг с другом;
- 3) Противодействие попыткам пользователей получить доступ к данным, которые для них не предназначены;
- 4) Предотвращение попыток нарушить целостность системы.

Методы защиты памяти:

1) Защита отдельных ячеек памяти. Такая защита применяется, например, если нужно протестировать какую-то программу без ущерба для находящихся в памяти рабочих программ и данных. В таком случае к каждой ячейке памяти добавляется так называемый бит защиты. Если этот бит стоит в единице, то ячейка защищена от записи, пока работает тестируемая программа. Недостаток данного метода защиты памяти заключается в том, что он требует слишком много избыточной информации, которая добавляется к каждой ячейке памяти. Поэтому чаще всего выгоднее применять блочную защиту данных.

2) Кольца защиты. Идея данного метода состоит в том, что все объекты в системе, способные выполнять какие-либо действия, разбиваются по уровню привилегий. Обычно таких уровней в системе 4. 0 (самый высокий) - получает ядро ОС, 1 - основные программы ОС, 2 - различные драйвера, 3 - прикладные программы. В зависимости от уровня привилегий объекта ему доступен конкретный диапазон действий: к каким программам он может обращаться, с какими данными работать, и так далее. При каждом запросе объекта на доступ к какой-либо памяти проверяется, может ли объект с его уровнем привилегий использовать данную память. Если программе необходимо выполнить действия, которые доступны только с более высоким уровнем привилегий, это возможно сделать через шлюз вызова.

3) Метод граничных регистров. Идея метода заключается в том, что вводят два регистра, указывающих верхнюю и нижнюю границы по адресам памяти, доступной программе. Недостаток метода состоит в том, что таким образом можно оперировать только непрерывными областями памяти.

4) Метод ключей защиты. В данном методе память делится на логические блоки, каждому из которых присваивается некоторый уникальный ключ. Каждой программе в системе в соответствие ставится свой ключ. При запросе программы доступа к памяти производится сравнение ключа блока памяти и ключа программы. Если ключи совпадают, то программа получает доступ к памяти.

23. Концепция виртуальной памяти (схемы страничного, сегментного и сегментно-страничного распределения виртуальной памяти, страничная таблица, TLB).

Виртуализация памяти - метод автоматического управления иерархической памятью, при котором программисту кажется, что он имеет дело с единой памятью большой ёмкости и высокого быстродействия.

Среди систем виртуальной памяти можно выделить три класса:

Страничный: размер страницы памяти выбирают кратным ёмкости одного сектора диска (4-8 Кб). Виртуальное и физическое адресные пространства разбиваются на блоки размером в страницу – страничные кадры или фреймом (page frame)

Сегментный: размер блоков памяти не является постоянным, при необходимости выделить память выделяется сегмент - блок машинных слов необходимого размера.

Сегментно-страничная: размер сегмента кратен размеру страницы (например, 1 сегмент равен трем страницам). Возникает иерархия при обращении к памяти: сегмент-> страница-> слово.

Страничная таблица — это такая таблица, которая осуществляет трансляцию виртуального адреса на физический, если происходит сбой, т.е. в ОП нету нужной страницы, то page fault и вычисления приостанавливаются до тех пор, пока нужная страница не будет загружена из вторичной памяти.

TLB. Способ реализации страничной таблицы важен для эффективности техники виртуальной адресации, поскольку каждое обращение к памяти предполагает обращение к страничной таблице. Наиболее быстрый способ – хранение таблицы в специально выделенных для этого регистрах, но от него приходится отказываться при большом объеме СТ. Останется один вариант – выделение страничной таблице области основной памяти, несмотря на то что это приводит к двукратному увеличению времени доступа к информации. Чтобы сократить это время, в состав ВМ включают дополнительное ЗУ, называемое буфером быстрого преобразования адреса (TLB – Translation Look-aside Buffer), представляющее собой кэш-память. При каждом преобразовании номера виртуальной страницы в номер физической страницы результат заносится в TLB: номер физической страницы в память данных, а виртуальной – в память тегов. Таким образом, в TLB попадают результаты нескольких последних операций трансляции адресов. При каждом обращении к ОП преобразователь адресов сначала производит поиск в памяти тегов TLB номера требуемой виртуальной страницы. При попадании адрес соответствующей физической страницы берётся из памяти данных TLB. Если в TLB зафиксирован промах, то процедура преобразования адресов производится с помощью страничной таблицы, после чего осуществляется запись новой пары «номер виртуальной страницы – номер физический страницы» в TLB.

24. Организация НЖМД, SSD, оптической памяти, магнитных лент
(характеристики дисковой памяти, принципы организации SSD-памяти, принципы организации оптической памяти, назначение магнитных лент).

НЖМД:

Жесткий диск представляет из себя пластину, которая разделена на так называемые дорожки (цилиндры). Дорожки, в свою очередь, разделены на сектора. Между соседними секторами и между соседними дорожками есть промежутки, наличие которых необходимо из-за особенностей механики записи и считывания. На самом диске также есть служебные поля, отвечающие за контроль считывания, синхронизацию диска, и так далее. Внутри такого способа организации диска есть различные методы его организации. Если запись/считывание ведется с постоянной угловой скоростью вращения диска, то размер сектора при этом уменьшается на дорожках, расположенных у центра диска. Если же запись/считывание могут вестись с переменной угловой скоростью, то размер сектора при приближении к центру диска сохраняется

Характеристики дисковых систем	
Движение головок: ➤ Фиксированные ➤ Подвижные	Число пластин: ➤ Однодисковые ➤ Многодисковые
Сменяемость дисков: ➤ Несъемные диски ➤ Съемные диски	Механизм головки: ➤ Контактный ➤ С фиксированным зазором ➤ С аэродинамическим зазором
Использование поверхностей: ➤ Односторонние ➤ Двухсторонние	

Еще одним видом внешних накопителей, используемых в компьютерах, являются твердотельные накопители (**Solid-State Drive, SSD**). В отличие от жестких магнитных дисков, в твердотельных накопителях используется флэш-память типа NAND, или же DRAM-память, снабженная аккумулятором. Чем SSD лучше НЖМД? 1) скорость записи/считывания существенно выше, чем у НЖМД; 2) высокая механическая стойкость; 3) малые габариты и вес; 4) отсутствие шума.

Чем SSD хуже НЖМД? 1) ограниченное количество циклов перезаписи (1000 - 100000); 2) цена 1 Гб в 5-6 раз выше, чем у НЖМД; 3) необходимость наличия сложных кодов исправления ошибок.

Оптический диск:

Оптический диск представляет собой круглый пластмассовый диск с отражающим слоем. Чтение/запись на оптические диски ведется лазерным лучом, направляемым на поверхность оптического диска.

В процессе записи на оптический диск определенные участки отражающего слоя оптического диска изменяются (возникают углубления, либо же отражающий слой переходит в иное состояние). Участки углубления (либо участки с измененным состоянием) называются питами. Участки между питами (сохраняющие исходное состояние) называются лендами. Смысл: ленды отражают практически все падающее на них излучение, а питы не отражают практически ничего. Переход от пита к ленду (или наоборот) соответствует логической 1, а логическому нулю соответствует отсутствие перехода в данном месте.

25. Избыточные дисковые подсистемы (назначение, способы повышения производительности ЗУ, способы повышения надежности ЗУ, схемы уровней RAID-массивов).

Избыточные дисковые подсистемы

Разрыв в производительности между подсистемой хранения и ядром ВМ постоянно увеличивается с момента начала использования подсистем памяти на базе магнитных дисков. Решением данной проблемы является переход от одного физического диска большой ёмкости к массиву недорогих, независимо и параллельно работающих физических дисковых ЗУ, рассматриваемых операционной системой как одно большое логическое дисковое запоминающее устройство – RAID. В зависимости от схемы организации данных и способа введения избыточности выделяют несколько уровней RAID0, RAID1,..., RAID7, RAID10 и RAID53.

Для всех уровней RAID характерны три общих свойства:

- ♦ RAID представляет собой набор физических дисковых ЗУ, управляемых операционной системой и рассматриваемых как один логический диск;
- ♦ данные распределены по физическим дискам массива;
- ♦ избыточное дисковое пространство используется для хранения дополнительной информации, гарантирующей восстановление данных в случае отказа диска.

Повышение производительности достигается с помощью приёма, называемого расслоением – разбиение данных и дискового пространства на сегменты (полосы), распределённые по различным дискам массива. Это позволяет производить параллельное считывание или запись сразу нескольких полос. Размер полосы выбирается, исходя из особенностей каждого уровня RAID, и может быть равен биту, байту, размеру физического сектора или дорожки диска. Набор логически последовательных полос, одинаково расположенных на каждом ЗУ массива, называют поясом.

Обнаружение и коррекция ошибок, возникающих при отказах дисков или в результате сбоев, достигается за счёт хранения дополнительной информации: дублирование данных на разных дисках массива, код Хэмминга или биты паритета. Вычисление кода Хэмминга или битов паритета осуществляется для каждого пояса. Код Хэмминга хранится на специально выделенных для этой цели дополнительных дисках (по одному диску на каждый бит). Для хранения полос паритета требуется только один дополнительный диск.

26. Организации системы прерываний. (способы организации системы прерываний, виды прерываний, аппаратные и программные средства системы прерываний).

Прерывание - переключение работы процессора с основного процесса вычислений на выполнение некоторых запланированных или незапланированных действий, запрос на выполнение которых получен от аппаратуры или другой программы, с последующим возвратом к прерванной программе.

Классификация прерываний: глобально прерывания можно разделить на 2 типа: внешние (аппаратные), возникающие как реакция процессора на запрос от некоторого внешнего устройства, и внутренние, источник запроса которых - внутри процессора.

Способы организации внешних прерываний:

1) Программный опрос. Данный тип организации системы внешних прерываний предполагает, что есть только одна программа-обработчик внешних прерываний. Процессор периодически проверяет наличие сигнала запроса прерывания от внешних устройств. Если такой сигнал есть, и внешние прерывания разрешены, то вызывается программа-обработчик внешних прерываний. Внутри этой программы производится опрос внешних устройств на предмет надобности прерывания в соответствии с заранее заданной очередностью.

2) С помощью векторов прерываний. В данном случае внешнее устройство идентифицирует себя само, а в памяти ЭВМ присутствуют отдельные обработчики прерываний для каждого внешнего устройства. При получении подтверждения на прерывание от процессора внешнее устройство отправляет ему специальное слово, называемое вектором прерывания, которое является адресом обработчика прерывания внешнего устройства.

Внешние прерывания делятся на 2 типа: маскируемые и немаскируемые. Маскируемые прерывания - те, обработку которых можно запрещать установкой соответствующего бита в регистре маскирования прерываний (сбросом флага IF в регистре флагов).

Немаскируемые - прерывания, которые обрабатываются всегда, независимо от запретов. Такое прерывание, например, может быть вызвано сбоем в микросхеме памяти.

Внутренние прерывания делятся на 2 типа: исключения и программные прерывания.

Программные прерывания вызываются искусственно, путем соответствующей команды в коде программы. Исключения же являются реакцией процессора на нестандартную ситуацию, делятся на несколько типов: 1) отказ (fault) - если ошибка обнаружена перед исполнением инструкции, вызвавшей ошибку. После обработки прерывания управление возвращается на ту же инструкцию.

2) ловушка (trap) - если ошибка обнаружена после выполнения инструкции, вызвавшей ошибку. После обработки прерывания управление возвращается на ту же инструкцию.

3) аварийное завершение (abort) - если определить инструкцию, вызвавшую ошибку, не удастся. Программа, вызвавшая ошибку, в таком случае завершается.

Система прерываний - совокупность программных и аппаратных средств, реализующих механизм прерываний.

К аппаратным средствам системы прерываний относятся:

1) Выводы микропроцессора. INTR - вывод для входного сигнала запроса прерывания, NMI - для входного сигнала немаскируемого прерывания, INTA - вывод для отправки микропроцессором сигнала подтверждения получения прерывания.

2) Программируемый контроллер прерываний.

3) Внешние устройства.

Программные средства (реальный режим):

1) Таблица векторов прерываний;

2) Флаги в регистре флагов (IF, TF);

3) Машинные команды процессора (cli, sti, и так далее).

27. Прерывания в реальном и защищенном режимах, защита в процедурах прерываний (таблицы векторов прерываний, шлюзы прерываний, алгоритмы выполнения прерываний, средства защиты в процедурах прерываний).

Алгоритм выполнения прерывания в реальном режиме работы процессора:

1) Подготовительный этап. Прекращается выполнение работы текущей программы. Сохраняется в стек содержимое регистров CS (Code Segment), IP (Instruction Pointer), регистр флагов. Задача сохранения содержимого каких-либо других регистров лежит на программисте. Сбрасывается флаг IF (команда cli). Сохраняется контекст текущей программы. После этого производится разрешение вложенных прерываний (команда sti).

2) Этап выполнения программы-обработчика прерывания. В реальном режиме работы процессора возможно наличие 256 источников прерывания, по количеству записей в таблице векторов прерывания. По номеру источника прерывания определяется его вектор прерывания в таблице. Вектор прерывания — это адрес программы-обработчика прерывания. Первые два байта адреса обработчика записываются в регистр IP, а вторые 2 байта записываются в регистр CS. Передается управление по адресу CS:IP. После этого непосредственно выполняется программа-обработчик прерывания.

3) Возврат управления прерванной программе. Сбрасывается флаг IF. Стек приводится в прежнее состояние, восстанавливается контекст программы. После этого производится разрешение прерываний. Управление передается прерванной программе.

Обработка прерывания в защищенном режиме работы процессора базируется на таблице дескрипторов прерывания IDT (Interrupt Descriptor Table). То есть в данном случае вместо обычных векторов прерывания используются дескрипторы прерывания. Дескрипторы прерывания обычно называют шлюзами. Шлюзы прерывания бывают разных типов в зависимости от назначения прерывания: шлюз прерывания, шлюз ловушки, шлюз вызова, шлюз задачи. Например, шлюз вызова используется для вызова процедур со сменой уровня привилегий. То есть вместо обычной таблицы векторов прерываний в данном случае используется более сложная и расширенная таблица.

Алгоритм выполнения прерывания в защищенном режиме работы процессора:

1) Определение местонахождения таблицы дескрипторов прерываний (IDT) по содержимому дескриптора IDTR.

2) Определяется местоположение дескриптора нужного прерывания. Для этого к адресу таблицы дескрипторов прерываний добавляется номер источника, умноженный на 8 (один дескриптор занимает 8 байт).

3) Переключение на программу-обработчик прерывания с сохранением информации о прерванной программе.

4) Обработка прерывания в обработчике.

5) Восстановление информации о прерванной программе, возвращение ей управления.

Защита в процедурах прерываний.

Согласно концепции привилегированности, процессор в защищенном режиме работы не разрешает прерыванию передавать управление в менее привилегированный сегмент кода. Это приводит к наложению ограничений на уровень привилегий обработчиков прерываний, их уровень привилегий должен быть достаточным для выполнения. Если уровень привилегий обработчика будет недостаточным, будет сформировано исключение защиты. Поэтому, чтобы избежать проблем с обработкой прерываний, можно помещать обработчики прерываний в сегменты кода с уровнем привилегированности 0 (самый привилегированный). Такие обработчики прерываний будут выполняться всегда, вне зависимости от уровня программы, вызвавшей их.

28. Основы построения компьютерных шин (типы шин, иерархия шин, ША, ШД, ШУ, состав линий в ШУ).

Система шин образует структуру взаимосвязей ВМ. Операции на шине называют транзакциями. Основные виды транзакций – транзакции чтения и транзакции записи, их эквиваленты - транзакции ввода/вывода. Транзакция включает в себя посылку адреса и приём(отправку) данных.

Типы шин:

1) Процессор-память. Шина обеспечивает непосредственную связь между центральным процессором (ЦП) вычислительной машины и основной памятью (ОП). FSB (Front-Side Bus). Шина связывающую процессор с кэш-памятью второго уровня – BSB (Back-Side Bus) шина заднего плана.

2) Шина ввода/вывода. Шина в/в служит для соединения процессора (памяти) с устройствами в/в (УВВ). Типичными примерами подобных шин могут служить шины PCI и SCSI.

3) Системные шины. Общая шина для памяти и устройств ввода/вывода называется системной, она служит для физического и логического объединения всех устройств ВМ. Среди стандартизированных системных шин универсальных ВМ наиболее известны шины Unibus, Fastbus, Futurebus, VME, NuBus, Multibus-Н. Персональные компьютеры, как правило, строятся на основе системной шины в стандартах ISA, EISA или MCA.

Иерархия шин. Т.к. одной шины не хватает, то используются несколько шин, которые образуют свою иерархию.

ВМ с одной шиной. В структурах взаимосвязей с одной шиной имеется одна системная шина, обеспечивающая обмен информацией между процессором и памятью, а также между УВВ, с одной стороны, и процессором либо памятью – с другой. Для такого подхода характерны простота и низкая стоимость. Однако одношинная организация не в состоянии обеспечить высокие интенсивность и скорость транзакций.

ВМ с двумя видами шин. УВВ подключаются к шинам ввода/вывода, которые берут на себя основной трафик, не связанный с выходом на процессор или память. Адаптеры шин обеспечивают буферизацию данных при их пересылке между системной шиной и контроллерами УВВ. Это позволяет ВМ поддерживать работу множества устройств ввода/вывода и одновременно поддерживать обмен информацией по пути процессор-память и обмен информацией с УВВ. Подобная схема существенно снижает нагрузку на скоростную шину «процессор-память» и способствует повышению общей производительности ВМ. В качестве примера можно привести вычислительную машину Apple Macintosh II, где роль шины «процессор-память» играет шина NuBus. Кроме процессора и памяти к ней подключаются некоторые УВВ. Прочие устройства ввода/вывода подключаются к шине SCSI Bus.

ВМ с тремя видами шин. Для подключения быстродействующих периферийных устройств в систему шин может быть добавлена высокоскоростная шина расширения. Шины ввода/вывода подключаются к шине расширения, а уже с неё через адаптер к шине «процессор-память». Схема ещё более снижает нагрузку на шину «процессор-память». Такую организацию шин называют архитектурой с «пристройкой» (mezzanine architecture)

ША. Любая транзакция на шине начинается с выставления ведущим устройством адресной информации. Адрес позволяет выбрать ведомое устройство и установить соединение между ним и ведущим. Для передачи адреса используется часть сигнальных линий шины, совокупность которых

часто называют шиной адреса (ША). На ША могут выдаваться адреса ячеек памяти, номера регистров ЦП, адреса портов ввода/вывода и т. п. Многообразие видов адресов предполагает наличие дополнительной информации, уточняющей вид, используемый в данной транзакции. Такая информация может косвенно содержаться в самом адресе, но чаще передаётся по специальным управляющим линиям шины. Разнообразной может быть и структура адреса. Так, в адресе может конкретизироваться лишь определённая часть ведомого, например, старшие биты адреса могут указывать на один из модулей основной памяти, в то время как младшие биты определяют ячейку внутри этого модуля. Число сигнальных линий, выделенных для передачи адреса (ширина шины адреса), определяет максимально возможный размер адресного пространства. Это одна из базовых характеристик шины, поскольку от неё зависит потенциальная ёмкость адресуемой памяти и число обслуживаемых портов ввода/вывода.

ШД. Совокупность линий, служащих для пересылки данных между модулями системы, называют шиной данных (ШД). Важнейшие характеристики шины данных – ширина и пропускная способность. Ширина шины данных определяется количеством битов информации, которое может быть передано по шине за одну транзакцию (цикл шины). Цикл шины следует отличать от периода тактовых импульсов – одна транзакция на шине может занимать несколько тактовых периодов. В середине 1970-х годов типовая ширина шины данных составляла 8 бит. В наше время это обычно 32, 64 или 128 бит. В любом случае ширину шины данных выбирают кратной целому числу байтов, причём это число, как правило, представляет собой целую степень числа 2. Элемент данных, задействующий всю ширину ШД, принято называть, словом, хотя в архитектуре некоторых ВМ понятие «слово» трактуется по-другому, то есть слово может иметь разрядность, не совпадающую с шириной ШД. В большинстве шин используются адреса, позволяющие указать отдельный байт слова. Это свойство оказывается полезным, когда желательно изменить в памяти лишь часть полного слова. При передаче по ШД части слова пересылка обычно производится по тем же сигнальным линиям, что и в случае пересылки полного слова, однако в ряде шин «урезанное» слово передаётся по младшим линиям ШД. Последний вариант может оказаться более удобным при последующем расширении шины данных, поскольку в этом случае сохраняется преемственность со «старой» шиной. Ширина шины данных существенно влияет на производительность ВМ. Так, если шина данных имеет ширину вдвое меньшую чем длина команды, ЦП в течение каждого цикла команды вынужден осуществлять доступ к памяти дважды.

ШУ. Помимо трактов пересылки адреса и данных, неотъемлемым атрибутом любой шины являются линии, по которым передаётся управляющая информация и информация о состоянии участвующих в транзакции устройств. Совокупность таких линий принято называть шиной управления (ШУ), хотя такое название представляется не совсем точным. Сигнальные линии, входящие в ШУ, можно условно разделить на несколько групп. Первую группу образуют линии, по которым пересылаются сигналы управления транзакциями. Ко второй группе относятся линии передачи информации состояния (статуса). Третья группа – линии арбитража. Четвертую группу образуют линии прерывания. Пятая группа – линии для организации последовательных локальных сетей. Шестая группа имеется в некоторых ШУ, это сигнальные линии (от 4 до 5) позиционного кода. Седьмая группа, которая по сути является одной из важнейших, это группа линий тактирования и синхронизации.

29. Организация арбитража шины (схемы приоритетов, схемы арбитража, способы организации опроса).

Арбитр системной шины – часть схемы ПЭВМ (персональные электронные вычислительные машины), выполняющая синхронизацию работы нескольких ЦП и/или общими для всех ЦП ОП и устройствами ввода-вывода. Решение о выборе ведущего для предоставления шины, принимается на основе схемы приоритетов.

В алгоритме **простой циклической смены приоритетов** после каждого цикла арбитража все приоритеты понижаются на один уровень, при этом устройство, имевшее ранее низший уровень приоритета, получает наивысший приоритет.

В схеме **циклической смены приоритетов с учётом последнего запроса** все возможные запросы упорядочиваются в виде циклического списка. После обработки очередного запроса обслуженному ведущему назначается низший уровень приоритета. Следующее в списке устройство получает наивысший приоритет, а остальным устройствам приоритеты назначаются в убывающем порядке, согласно их следованию в циклическом списке.

При **смене приоритетов по случайному закону** после очередного цикла арбитража с помощью генератора псевдослучайных чисел каждому ведущему присваивается случайное значение уровня приоритета.

В схеме **равных приоритетов** при поступлении к арбитру нескольких запросов каждый из них имеет равные шансы на обслуживание. Возможный конфликт разрешается арбитром.

В алгоритме **наиболее давнего использования** (LRU, Least Recently Used) после каждого цикла арбитража наивысший приоритет присваивается ведущему, который дольше чем другие не использовал шину.

Схемы арбитража:

Арбитраж запросов на управление шиной может быть организован по централизованной или децентрализованной схеме.

При **централизованном арбитраже** в системе имеется специальное устройство – центральный арбитр, – ответственное за предоставление доступа к шине только одному из запросивших ведущих. В зависимости от способа подключения ведущих устройств к центральному арбитру возможны параллельные и последовательные схемы централизованного арбитража. В параллельном варианте центральный арбитр связан с каждым потенциальным ведущим индивидуальными двухпроводными трактами. Поскольку запросы к центральному арбитру могут поступать независимо и параллельно, данный вид арбитража называют централизованным параллельным арбитражем.

Второй вид централизованного арбитража известен как **централизованный последовательный арбитраж**. В последовательных схемах для выделения запроса с наивысшим приоритетом используется один из сигналов, поочерёдно проходящий через цепочку ведущих, чем и объясняется другое название – цепочечный арбитраж.

При **децентрализованном арбитраже** единый арбитр отсутствует. Вместо этого каждый ведущий содержит блок управления доступом к шине, и при совместном использовании шины такие блоки взаимодействуют друг с другом, разделяя между собой ответственность за доступ к шине. Каждый ведущий имеет уникальный уровень приоритета и обладает собственным контроллером шины, способным формировать сигналы предоставления и занятия шины. По сравнению с централизованной схемой децентрализованный арбитраж менее чувствителен к отказам претендующих на шину устройств.

30. Типы протоколов шин, синхронная и асинхронная передача данных (управление процессом передачи данных, схемы и принципы работы протоколов шин)

Выставляя на шину адрес, ведущее устройство все его биты выдаёт на линии параллельно, что совсем не гарантирует их одновременного поступления к ведомому устройству. Рассмотренная ситуация называется перекосом сигналов. Прежде чем реагировать на поступивший адрес, все ведомые должны знать, с какого момента его можно считать достоверным. Ситуация с передачей данных ещё сложнее, так как данные могут пересылаться в обоих направлениях. Метод, выбираемый проектировщиками шин для информирования о достоверности адреса, данных, управляющей информации и информации состояния, называется протоколом шины. Используются два основных класса протоколов – синхронный и асинхронный.

Синхронный протокол:

В синхронных шинах имеется центральный генератор тактовых импульсов (ГТИ), к импульсам которого «привязаны» все события на шине. Тактовые импульсы (ТИ) распространяются по специальной сигнальной линии и представляют собой регулярную последовательность чередующихся единиц и нулей. Один период такой последовательности называется тактовым периодом шины. Изменение управляющих сигналов на шине обычно совпадает с передним или задним фронтом тактового импульса. Стартовый сигнал отмечает присутствие на линиях шины адресной или управляющей информации. Когда ведомое устройство распознает свой адрес и находит затребованные данные, оно помещает эти данные и информацию о состоянии на шину и сигнализирует об их присутствии на шине сигналом подтверждения. Синхронные протоколы требуют меньше сигнальных линий, проще для понимания, реализации и тестирования. С другой стороны, они менее гибки, поскольку привязаны к конкретной максимальной тактовой частоте и, следовательно, к конкретному уровню технологии. По этой причине существующие шины часто не в состоянии реализовать потенциал производительности подключаемых к себе новых устройств. Кроме того, из-за проблемы перекоса синхросигналов синхронные шины не могут быть длинными. По синхронному протоколу обычно работают шины «процессор-память».

Асинхронный протокол:

В асинхронном протоколе начало очередного события на шине определяется не тактовым импульсом, а предшествующим событием и следует непосредственно за этим событием. Каждая совокупность сигналов, помещаемых на шину, сопровождается соответствующим синхронизирующим сигналом, называемым стробом. Синхросигналы, формируемые ведомым, часто называют квитирующими сигналами (handshakes) или подтверждениями сообщения (acknowledges). В более сложных вариантах транзакций строб адреса может оставаться на шине для поддержания соединения в течение нескольких циклов данных. Шины ввода/вывода обычно реализуются как асинхронные.

31. Методы повышения эффективности шин, надёжность и отказоустойчивость шины (способы повышения эффективности шин, способы повышения надёжности шин).

Методы повышения эффективности шин:

Пакетный режим пересылки информации

Эффективность как выделенных, так и мультиплексируемых шин может быть улучшена, если они функционируют в блочном или пакетном режиме (burst mode), когда один адресный цикл сопровождается множественными не чередующимися циклами данных. Это означает, что пакет данных передаётся без указания текущего адреса внутри пакета. В асинхронных системах пакетный режим позволяет достичь дополнительного эффекта. Время пересылки слова включает в себя время прохождения слова от отправителя к приёмнику и время, затрачиваемое на процедуру подтверждения. Необходимо также учесть внутренние задержки в ведущем и ведомом устройствах и, наконец, дополнительные издержки на восстановление исходного состояния шины после процедуры квитирования. В ходе пакетной передачи можно избавиться от этих задержек и работать с максимальной пропускной способностью, которую допускают ширина полосы пропускания линий и перекос сигналов, за счёт разрешения отправителю начинать следующий цикл данных не ожидая подтверждения.

Конвейеризация транзакций Одним из способов повышения скорости передачи данных по шине является конвейеризация транзакций. Очередной элемент данных может быть отправлен устройством А до того, как устройство В завершит считывание предыдущего элемента. Данные на шине должны оставаться стабильными в течение времени $t_{CT} + t_{UD}$. Только после этого возможна смена элемента данных. Максимальная скорость передачи при конвейеризации определяется выражением $1 / (t_{CT} + t_{UD})$.

Протокол с расщеплением транзакций

Для увеличения эффективной полосы пропускания шины во многих современных шинах используется протокол с расщеплением транзакций (split transaction), известный также как протокол соединения/разъединения (connect/disconnect) или протокол с коммутацией пакетов (packet-switched). Этот протокол обычно обеспечивает преимущество на транзакциях чтения. Каждая транзакция чтения разделяется на две части: адресную транзакцию и транзакцию данных. Считывание данных из памяти начинается с адресной транзакции. С приходом адреса память приступает к относительно длительному процессу поиска и извлечения затребованных данных. По завершении чтения память запрашивает доступ к шине и направляет считанные данные по шине данных. Фактически от момента поступления запроса до момента формирования отклика шина остаётся незанятой и может быть востребована для выполнения других транзакций. Таким образом, на шине с расщеплением транзакций имеют место поток запросов и поток откликов. Часто в системах с расщеплением транзакций контроллер памяти проектируется так, чтобы обеспечить буферизацию множественных запросов. Чтобы не спутать, какому из запросов соответствует информация на шине данных, её необходимо снабдить признаком (тегом).

Увеличение полосы пропускания шины

Среди приёмов, способствующих расширению полосы пропускания шины, можно выделить следующие: • отказ от мультиплексирования шин адреса и данных; • увеличение ширины шины данных; • повышение тактовой частоты шины; • использование блочных транзакций. Полоса пропускания шины по своему определению непосредственно зависит от количества параллельно пересылаемой информации – практически прямо пропорциональна ширине шины данных.

Ускорение транзакций. Для сокращения времени транзакций проектировщики обычно прибегают к следующим приёмам: • арбитражу с перекрытием; • арбитражу с удержанием шины; • расщеплению транзакций.

Арбитраж с перекрытием (overlapped arbitration) заключается в том, что одновременно с выполнением текущей транзакции производится арбитраж следующей транзакции.

При **арбитраже с удержанием шины (bus parking)** ведущий может удерживать шину и выполнять множество транзакций, пока отсутствуют запросы от других потенциальных ведущих.

Способы повышения надёжности шин: 1) В шинах множество отдельных функциональных групп сигналов => независимый контроль и коррекция; 2) Вероятно возникновение ошибок сразу в нескольких сигналах => большое число контрольных линий; 3) «Высокоуровневые» подходы – контроль и коррекция блоков данных или целых операций; 4) Перекрёстный контроль (дублирование шин и ЦП); 5) Необходима возможность повторной передачи;

32. Система ввода-вывода, организация адресного пространства (способы подключения СВВ к ЦП и ОП, достоинства и недостатки совмещённого и выделенного адресного пространства).

Система ввода/вывода обеспечивает обмен информацией между ядром ВМ и совокупностью внешних устройств (ВУ).

Подключение СВВ к ЦП и ОП:

Раздельные шины памяти и ввода/вывода

Достоинства: Одновременная работа ЦП с памятью и СВВ Специализация всех шин – учёт особенностей

Недостатки: Большое количество точек подключения к ЦП

Совместно используемые линии данных и адреса

Достоинства: Учтены особенности процедур обращения к памяти и к модулям ввода/вывода Наибольшая эффективность доступа к ячейкам памяти и периферийным устройствам

Подключение на общих правах с процессором и памятью.

Недостатки: Пересылка данных при вводе и выводе происходит значительно медленнее, чем при обмене между ЦП и ОП -> невыгодно задействовать системную шину для обмена с ВУ

При совмещении адресного пространства для регистров МВВ (модуль в/в) назначаются адреса в области адресного пространства памяти.

В случае выделенного адресного пространства для обращения к МВВ применяются специальные команды и отдельная система адресов.

Достоинства совмещённого адресного пространства:

Расширение набора команд для обращения к ВУ

Значительное увеличение количества подключаемых ВУ

Возможность внепроцессорного обмена данными между ВУ

Возможность обмена информацией не только с аккумулятором, но и с любым регистром ЦП

Недостатки совмещённого адресного пространства:

Сокращение области адресного пространства памяти

Усложнение декодирующих схем адресов в СВВ

Трудности распознавания операций передачи информации при вводе/выводе среди других операций

Трудности при построении СВВ на простых модулях ввода/вывода

Достоинства выделенного адресного пространства:

Адрес ВУ в команде ввода/вывода может быть коротким

Программы становятся более наглядными, так как операции ввода/вывода выполняются с помощью специальных команд

Разработка СВВ может проводиться отдельно от разработки памяти

Недостатки выделенного адресного пространства:

Ввод/вывод производится только через аккумулятор ЦП

Перед обработкой содержимого ВУ это содержимое нужно переслать в ЦП

33. Модуль ввода/вывода, абстрактное периферийное устройство (структура и функции MBV, схема периферийных устройств (ПУ).

Модуль ввода/вывода в составе вычислительной машины отвечает за управление одним или несколькими внешними устройствами (ВУ) и за обмен данными между этими устройствами с одной стороны, и основной памятью или регистрами ЦП – с другой.

Основные функции MBV: локализация данных; управление и синхронизация; обмен информацией; буферизация данных; обнаружение ошибок.

Локализация данных: под локализацией данных будем понимать возможность обращения к одному из ВУ, а также адресации данных на нем.


Управление и синхронизация MBV должен координировать перемещение данных между внутренними ресурсами ВМ и внешними устройствами. ЦП может взаимодействовать одновременно с несколькими ВУ, причём быстродействие подключаемых к MBV внешних устройств варьируется в очень широких пределах – от нескольких байтов в секунду в терминалах до десятков миллионов байтов в секунду при обмене с магнитными дисками.

Буферизация данных: MBV должен обладать способностью работать как со скоростью памяти, так и со скоростью периферийных устройств.

Обнаружение ошибок: Центральный процессор следует оповещать о каждом случае обнаружения ошибки. Причинами возникновения последних бывают самые разнообразные факторы: воздействие внешней среды, старение элементной базы, системное программное обеспечение или пользовательское программное обеспечение. Вероятность возникновения ошибки внутри современных процессоров на несколько порядков ниже, чем для остальных составляющих ВМ.

Структура модуля ввода/вывода

Структура MBV в значительной мере зависит от числа и сложности внешних устройств, которыми он управляет. Связь модуля ввода/вывода с ядром ВМ осуществляется посредством системной или специализированной шины. С этой стороны в MBV реализуется так называемый «большой» интерфейс. Данные, передаваемые в модуль и из него, буферизируются в регистре данных. Его разрядность, как правило, совпадает с шириной шины данных со стороны «большого» интерфейса. В MBV, рассчитанных на работу с большим числом ВУ, могут входить несколько регистров данных, что позволяет независимо хранить текущие данные каждого из внешних устройств. Помимо регистра данных в составе MBV имеются регистр управления и регистр состояния.



Данные – совокупность битов, которые должны быть переданы в MBV или получены из него

Сигналы управления – выбор функции, выполняемой ВУ

Сигналы состояния – текущее состояние устройства, в частности включено ли ВУ и готово ли оно к передаче данных

Логика управления – схемы, координирующие работу ВУ в соответствии с направлением передачи данных

Преобразователь – перевод информационных сигналов в электрические сигналы и также обратное преобразование

34. Программно-управляемый ввод/вывод, ввод/вывод по прерываниям (блок-схемы обоих способов, принцип работы векторных прерываний).

Программно управляемый ввод/вывод:

Ввод/вывод происходит под полным контролем ЦП и реализуется специальной процедурой ввода/вывода


ЦП с помощью команды ввода/вывода сообщает MBV, а через него и ВУ о предстоящей операции

Адрес MBV и ВУ, к которому производится обращение, указывается в адресной части команды ввода или вывода

MBV исполняет затребованное действие, после чего ставит в 1 соответствующий бит в регистре состояния

Данные читаются пословно. Для каждого читаемого слова ЦП должен оставаться в цикле проверки, пока не определит, что слово находится в регистре данных MBV

Существуют четыре типа команд ввода/вывода: управление, проверка, чтение и запись.



Достоинства:

- Простота MBV
- Масштабируемость (добавление / исключение ВУ)
- Лёгкая настройка приоритетов ВУ (последовательность опроса)²⁷

Ввод/вывод по прерываниям

ЦП выдаёт команду чтения и продолжает выполнение других заданий

Получив команду, MBV приступает к вводу элемента данных с ВУ

Когда считанное слово оказывается в РД, MBV формирует на управляющей линии сигнал прерывания ЦП

Выставив запрос, MBV помещает введённую информацию на шину данных

ЦП в конце цикла команды проверяет наличие прерываний

Когда от MBV приходит сигнал прерывания, ЦП сохраняет контекст текущей программы и обрабатывает прерывание


ЦП читает слово из модуля, записывает его в ОП и выдаёт модулю команду на считывание очередного слова. Далее ЦП восстанавливает контекст прерванной программы и возобновляет её выполнение



35. Прямой доступ к памяти (схема подключения КПДП, способы распределения системной шины между ЦП и КПДП, примеры схем конфигураций систем ПДП).

При пересылке больших объемов данных требуется более эффективный способ ввода/вывода – прямой доступ к памяти (ПДП). ПДП предполагает наличие на системной шине дополнительного модуля – контроллера прямого доступа к памяти (КПДП), способного брать на себя функции ЦП по управлению системной шиной и обеспечивать прямую пересылку информации между ОП и ВУ без участия ЦП. В сущности, КПДП – это и есть модуль ввода/вывода, реализующий режим прямого доступа к памяти. Для чтения или записи ЦП инициализирует КПДП, занося в контроллер следующие четыре параметра: вид запроса, адреса УВВ, адреса начальной ячейки блока памяти и количества слов. Организация прямого доступа к памяти:

 Организация прямого доступа к памяти (ПДП)



39

Эффективность ПДП зависит от способа распределения системной шины между ЦП и КПДП при пересылке блока:

- При блочной пересылке КПДП захватывает системную шину с начала пересылки и до завершения передачи всего блока. На этот период ЦП не имеет доступа к шине
- В режиме пропуска цикла КПДП после передачи каждого слова на один цикл шины предоставляет системную шину ЦП. КПДП должен ждать готовности ВУ, что позволяет ЦП использовать данное время
- В прозрачном режиме КПДП имеет доступ к системной шине только в тех циклах, когда ЦП в ней не нуждается. Это обеспечивает наиболее эффективную работу ЦП, но может существенно замедлять операцию пересылки блока данных.

36. Каналы и процессоры ввода/вывода (принципы работы, схема, управляющие слова канала, БУВУ).

Цель усложнения Системы Ввода/Вывода (В/В) – высвобождение ЦП от управления процессами ввода/вывода.

Возможные следующие шаги:

- 1) Предоставление модулям В/В прав процессора со специализированным набором команд, ориентированных на операции ввода/вывода – канал ввода вывода. ЦП даёт указание такому процессору ввода/вывода выполнить хранящуюся в ОП программу ввода/вывода. Процессор ввода/вывода выполняет эту программу и прерывает ЦП только после завершения всей программы ввода/вывода;
- 2) Процессору ввода/вывода придаётся собственная локальная память, при этом возможно управление множеством Внешних Устройств с минимальным привлечением ЦП.

Типовое управляющее слово канала содержит:

- 1) Код операции, определяющий для канала В/В и Внешнего Устройства тип операции: «Записать» (из ОП во Внешнее Устройство), «Прочитать» (из Внешнего Устройства в ОП) и «Управление»;
- 2) Указатели – дополнительные предписания, задающие более сложную последовательность операций ввода/вывода (например, пропускать отдельные записи или наоборот – с помощью одной команды вводить «разбросанный» по ОП массив как единый);
- 3) Адрес данных, указывающий область памяти, используемую в операции ввода/вывода;
- 4) Счётчик данных, хранящий значение длины передаваемого блока данных.

Блоки управления внешними устройствами (БУВУ). Внешние Устройства подключаются к каналу через БУВУ. БУВУ принимает от канала приказы по управлению ВУ (чтение, запись, перемещение носителя или магнитной головки и т. п.) и преобразует их в сигналы управления, свойственные данному типу Внешнему Устройству. (БУВУ может быть самостоятельным устройством или интегрирован с ВУ или каналом).

С учётом производительности ВУ в Каналом В/В реализуются два режима работы: 1) В мультиплексном режиме несколько ВУ разделяют канал во времени, при этом каждое из параллельно работающих с каналом ВУ связывается с Каналом В/В на короткие промежутки времени только после того, как ВУ будет готово к приёму или выдаче очередной порции информации; 2) В монопольном режиме после установления связи между каналом и ВУ последнее монополизирует канал на все время до завершения иницизированной процессором канальной программы и всех предусмотренных этой программой пересылок данных между ВУ и ОП.

37. Внутренние интерфейсы ЭВМ: EISA, LPC, PCI, PCI-E, AGP (основные характеристики).

Интерфейсы – средства сопряжения, обеспечивающие связь компонентов вычислительных машин друг с другом.

Стандарт	Типичное применение	Пропускная способность	Примечания
EISA	Звуковые карты, модемы, адаптеры SCSI	До 33 Мбайт/с	Поддержка многих активных устройств; Возможность задания уровня двухуровневого прерывания; Автонастройка плат расширения
LPC	подсоединения низкоскоростных «преемственных» устройств (последовательный и параллельный порты, клавиатура, мышь, контроллер НГМД)	33 МГц	замена шины ISA 7 электросигналов для двунаправленной передачи данных: 4 - мультиплексированные адрес и данные 3 - управляющие сигналы (кадр, сброс, синхросигнал)
PCI	Графические карты, адаптеры SCSI, звуковые карты	133 Мбайт/с (32-битовая, 33 МГц)	Синхронный 32- или 64-разрядный обмен данными Мультиплексирование (адрес и данные) - то процесс уплотнение канала связи, другими словами, передача нескольких потоков. Полная поддержка многих активных устройств.
PCI Express	Универсальный интерфейс	До 16 Гбайт/с	Последовательная шина, соединение «точка-точка»
AGP	Графические карты, 3D-графика	528 Мбайт/с	Непосредственное взаимодействие с четырьмя источниками информации: ЦП (L2-кэш) ОП Графическая карта AGP Шина PCI Двукратная (четырёхкратная) передача данных за 1 такт ЦП

38. Внешние интерфейсы для ЗУ: IDE, SATA, SCSI, SAS (основные характеристики)

Периферийное оборудование подключаются к ПЭВМ через стандартизированные интерфейсы — порты. В зависимости от способа передачи информации между сопрягаемыми устройствами различают параллельные и последовательные интерфейсы. Назначение интерфейсов периферийных устройств (малых интерфейсов) состоит в выполнении функций сопряжения контроллера (адаптера) с конкретным механизмом ПУ.

Межмашинные интерфейсы используются в вычислительных системах и сетях.

Интерфейс IDE (Integrated Device Electronics) – интерфейс устройств со встроенным контроллером. При создании этого интерфейса разработчики ориентировались на подключение дисковых накопителей. За счёт минимального удаления контроллера от диска существенно повышается быстродействие. В качестве синонима интерфейса IDE применяется термин ATA (AT Attachment).

Интерфейс SATA (Serial ATA) — последовательный интерфейс обмена данными с накопителями информации. SATA является развитием параллельного интерфейса ATA (IDE), который после появления SATA был переименован в PATA (Parallel ATA). SATA использует 7-контактный разъём вместо 40-контактного разъёма у PATA. SATA-кабель имеет меньшую площадь, за счёт чего уменьшается сопротивление воздуху, обдуваемому комплектующие компьютера, упрощается разводка проводов внутри системного блока. SATA-устройства используют два разъёма: 7- контактный (подключение шины данных) и 15-контактный (подключение питания).

Интерфейс SCSI (Small Computer System Interface) – один из промышленных стандартов для подключения периферийных устройств – винчестеров, стримеров, сменных жёстких и магнитооптических дисков, сканеров, CD-ROM и CD-R, DVD-ROM и т. п. Основное назначение шины SCSI – это использование в рабочих станциях и высокопроизводительных серверах. Шина SCSI реализована в виде кабельного шлейфа. С шиной PC (ISA или PCI) шина SCSI связывается через хост-адаптер (Host Adapter). К шине SCSI можно подключить до восьми устройств, включая основной контроллер SCSI (или хост-адаптер). Контроллер SCSI является по сути самостоятельным процессором и имеет свою собственную BIOS (которая иногда может размещаться в BIOS материнской платы). Каждое устройство, подключённое к шине, имеет свой идентификационный номер (ID). Обычно хост-адаптеру, который должен иметь высший приоритет, назначается ID7.

Интерфейс SAS (Serial Attached SCSI) является уже последовательным интерфейсом и является близким аналогом интерфейса SATA. В интерфейсе SAS используются протоколы SCSI. Сегодня основное назначение интерфейса SAS – это подключение высокопроизводительных дисковых накопителей. Скорость передачи данных в интерфейсе SAS достигает 3 Гбит/с.

39. Внешние интерфейсы для ввода/вывода: RS-232C, LPT (EPP, ECP), USB, SPI, I²C (основные характеристики).

 Стандарт RS-232C (последовательный порт)

Стартовый бит		Биты данных				Бит чётности	Стопковые биты
ST		0	1	2	...	P	SP
Контакт разъёма DB9	Контакт разъёма DB25	Обозначение сигнала				Вход/выход	Наименование
1	8	DCD (Data Carrier Detect)				Вход	Обнаружение несущей
2	3	RXD (Receive Data)				Вход	Принимаемые данные
3	2	TXD (Transmit Data)				Выход	Передаваемые данные
4	20	DTR (Data Terminal Ready)				Выход	Готовность оконечного устройства
5	7	GND (Ground)				Корпус	Сигнальная земля
6	6	DSR (Data Set Ready)				Вход	Готовность модема
7	4	RTS (Request To Send)				Выход	Запрос передачи
8	5	CTS (Clear To Send)				Вход	Сброс
9	22	RI (Ring Indicator)				Вход	Индикатор звонка

 LPT (параллельный порт)

Порт LPT (*Line Printer*)

- 8 бит информации
- 25-контактный разъём
- 120-200 Кбайт/с

Порт EPP (Enhanced Parallel Port)

- Двухнаправленный
- До 2 Мбайт/с
- До 64 периферийных устройств


Порт ECP (Extended Capability Port)

- Сжатие данных
- До 128 периферийных устройств

Стандарт **IEEE 1284**: полубайтовый, байтовый, EPP и ECP

 Интерфейс USB

1	VBUS	+5V Питание
2	USB D-	USB 2.0 данные
3	USB D+	
4	GND	Земля
8	StdA SSRX-	SuperSpeed-приём
9	StdA SSRX+	SuperSpeed-приём
7	GND DRAIN	Земля
5	StdA SSTX-	SuperSpeed-передача
6	StdA SSTX+	SuperSpeed-передача
10	DPWR	Дополнительное питание на устройство
11	GND D	Земля питания устройства


 Type A
 Type B
 Mini-A
 Mini-B
 Micro-A
 Micro-B

USB 1.0	Low-Speed	1995	10-1500 Кбит/с
USB 1.1	Full-Speed	1998	0,5-12 Мбит/с
USB 2.0	High-Speed	2000	25-480 Мбит/с
USB 3.0	Super-Speed	2008	5 Гбит/с
USB 3.1	Super-Speed + 10Gbps	2013	10 Гбит/с
USB 3.2	Super-Speed + 20 Gps	2018	20 Гбит/с

С помощью USB-хаба или концентратора к ПЭВМ можно подключить до 127 ПУ. Питание ПУ по кабелю.




SPI (serial peripheral interface)



В SPI используются четыре цифровых сигнала:

- MOSI — *Master Out – Slave In*
- MISO — *Master In – Slave Out*
- SCLK или SCK — *Serial Clock*
- CS или SS — *Chip Select, Slave Select*



30




I²C (*Inter-Integrated Circuit*)

2 двунаправленные линии, управляемые через открытый коллектор:

- Последовательная линия данных (SDA, *Serial Data*)
- Последовательная линия тактирования (SCL, *Serial CLock*)



- 7-разрядное (10-разрядное) адресное пространство
- 112 (1008) устройств (16 адресов зарезервировано)
- 100 КГц, 1 МГц (Fast-mode+), 5 МГц (Ultra Fast-mode)
- 100 Кбит/с, 400 Кбит/с (Fast-mode), 3,4 Мбит/с (High-speed mode)



33

40. Чипсет ЭВМ (назначение, архитектура «северный мост – южный мост», пример схемы современного чипсета с указанием основных интерфейсов).

Чипсет – это набор микросхем, установленных на материнской плате для обеспечения обмена данными между ЦП, ОП и различными устройствами, подключенными к шинам (ISA, PCI, USB). Кроме того, чипсет управляет потоком данных к (и от) жёстким дискам и другим устройствам, подключённым к каналам IDE.

Чипсет определяет функциональные возможности материнской платы:

- Тип устанавливаемых ЦП
- Тип и объем ОП
- Тактовая частота системной шины, поддерживаемые шины и др.


Архитектура «Северный мост – Южный мост» Классический чипсет состоит из двух микросхем, в которых одна, поддерживающая контроллер памяти и графическую подсистему, обычно называется Northbridge. Соответственно, контроллеры ввода-вывода интегрируются в Southbridge. Northbridge и Southbridge соединяются той или иной шиной.

Функции системного контроллера (Northbridge):

- поддержка ОП
- поддержка шинного интерфейса с процессором
- поддержка шины PCI
- совместимость со спецификациями AGP

Функции периферийного контроллера (Southbridge):

- поддержка устройств Plug-n-Play и стандартов управления питанием ACPI 1.0 и APM 1.2
- поддержка контроллера клавиатуры и мыши
- функции IDE-контроллера (Ultra DMA-33/66)
- интегрированный контроллер шины ISA и мост ISA-PCI
- контроллер USB



Для чипсета AMD780E, как и для процессоров Intel Core i7 память управляется непосредственно схемами, расположенными на кристалле ЦП. Для связи с северным мостом используется шина «точка-точка», которая у AMD называется HyperTransport. В остальном, принципы построения чипсета и его характеристики довольно близки к аналогичным изделиям от других производителей.

41. Подсистема ROM BIOS (назначение, программы POST и CMOS, назначение прерываний, организация стандарта Plug&Play).

Подсистема **ROM BIOS** (Read Only Memory Basic Input Output System – базовая система ввода/вывода) – элемент памяти ёмкостью от 64 Кбайт до 2 Гбайт у современных моделей. Микросхема ROM может быть припаяна к материнской плате или установлена в разъём. (сейчас используется EEPROM).

Назначение:

- 1) Предоставляет ОС драйверы основных устройств, находящихся на материнской плате;
- 2) Содержит тестовую программу проверки системы, так называемую POST (Power On Self Test), которая при включении ПЭВМ проверяет все важнейшие компоненты ЭВМ;
- 3) Содержит программу CMOS Setup для установки параметров BIOS и аппаратной конфигурации ПЭВМ (сам CMOS - память которая очень мало потребляет и хранит в себе настройки BIOS и параметры конфигурации компьютера);
- 4) Содержит программу начальной загрузки системы (прерывание 19h) Bootstrap, которая инициируется после успешного завершения программы POST;
- 5) Обеспечение стандарта Plug-n-Play.

Plug&Play Должно быть предусмотрено подключение устройства к работающему компьютеру, автоматическое распознавание его немедленно после подключения и последующей установки соответствующих драйверов. Кроме этого, желательно питание для маломощных устройств подавать через саму шину.

42. Периферийные устройства ввода (клавиатура: принцип работы, оптическая мышь: принцип работы, механические устройства позиционирования: шариковая мышь/трекбол/джойстик, сканеры: принцип работы).

1) Клавиатура

В настоящее время клавиатура (Keyboard) является основным устройством ввода информации в ПЭВМ, несмотря на сильную конкуренцию со стороны мыши.

Независимо от механической реализации сигнал нажатия клавиш регистрируется внутренним контроллером клавиатуры и передаётся в виде скэн-кода на материнскую плату. Скэн-код – это однобайтовое число, младшие 7 бит которого представляют идентификационный номер, присвоенный каждой клавише. Когда скэн-код поступает в контроллер интерфейса клавиатуры, то инициализируется аппаратное прерывание из состава ROM BIOS для анализа скэн-кода. При поступлении скэн-кода от клавиш, или изменение статуса записывается в RAM. Во всех остальных случаях скэн-код трансформируется в код символа. Затем введённый код помещается в буфер клавиатуры, представляющий собой область памяти, способную запомнить до 15 вводимых символов, пока прикладная программа не может их обработать. Буфер организован по принципу FIFO (First in First Out).

2) Мышь

Наряду с клавиатурой мышь является важнейшим средством ввода. С начала триумфального шествия графических оболочек мышь стала необходимой для эффективной работы на ПЭВМ с соответствующим программным обеспечением. Устройством ввода для мыши являются находящиеся на ней кнопки. Большинство мышей имеют по две кнопки, а специальные модели имеют три и более кнопок. Кроме кнопок, многие современные мыши оборудованы специальными устройствами для быстрой прокрутки изображения на экране монитора. На корпусе мыши устанавливаются рычажок, кнопка-качелька и устройства для скроллинга колеса.

3) Трекбол, джойстик

Принцип действия трекбола похож на принцип действия механической мыши. Обычно трекбол использует оптико-механический принцип регистрации положения шарика. Идентичен и способ передачи данных. Существуют два основных отличия трекбола от мыши: • трекбол обладает достаточно тяжёлым корпусом, за счёт которого он неподвижен при работе; • площадка для движения, необходимая мыши, трекболу не нужна. Позиция курсора рассчитывается исключительно по вращению более массивного шарика. Джойстик – это короткая ручка на шарнире, которую можно наклонять в любом направлении. Когда информация об изменении его положения по осям X и Y попадает в компьютер, программное обеспечение перемещает указатель на экране.

4) Сканеры

Сканером называется устройство, позволяющее вводить в ЭВМ в графическом виде текст, рисунки, слайды, фотографии и др. Несмотря на обилие различных моделей сканеров, классификацию их можно провести по нескольким признакам: по способу формирования изображения, типу кинематического механизма, типу вводимого изображения, степени прозрачности оригинала, особенностям аппаратного и программного обеспечения.

Технология считывания данных в современных устройствах оцифровывания изображений реализуется на основе использования светочувствительных датчиков двух типов: приборов с зарядовой связью или фотоэлектронных умножителей.

В настоящее время для подключения сканеров используются стандартные интерфейсы, применяемые в IBM-совместимых ПЭВМ (параллельный порт, порт USB или интерфейс SCSI).

43. Периферийные устройств вывода (принтеры: принципы работы лазерных и струйных принтеров, звуковая система: схема AC97, графическая система: назначение, дополнительные блоки в акселераторе и сопроцессоре).

1) Принтеры

Принтеры предназначены для создания печатных копий выходных графических и текстовых данных. В зависимости от механизма печати они подразделяются на ударные и неударные. Работа ударных принтеров построена на основе механического принципа печати, а неударных – на основе оптических, струйных и электростатических технологий. Неударные принтеры характеризуются очень высокой скоростью печати. В **струйных принтерах** разноцветные чернила попадают на бумагу через маленькие отверстия, создавая цветное изображение. Для выброса чернил используются разные технологии. К примеру, в струйно-пузырьковых принтерах отверстия расположены в небольшой камере, которая нагревается так, что чернила в ней, закипают, образуя маленькие пузырьки, выбрызгивающиеся из отверстия.

Лазерные принтеры работают следующим образом: барабан, поверхность которого покрыта положительно заряженным фотопроводящим материалом, сканируется лазерным лучом. При освещении положительный заряд исчезает. Затем поверх барабана наносится отрицательно заряженный тонер в виде мелкой пудры. Он прилипает к положительно заряженным участкам барабана, создавая изображение страницы, которое затем переносится на бумагу.

2) Звуковая система

Для звуковой системы PC наиболее важным из этих документов является разработанная компанией Intel спецификация Audio Codec 97 (AC 97). В соответствии со спецификацией Audio Codec 97 в звуковой системе функции обработки аналоговых и цифровых сигналов разделены между двумя устройствами: звуковым кодеком (Audio Codec, AC) – аналоговой микросхемой ввода/вывода – и цифровым контроллером (Digital Controller, DC). Соединяются эти устройства с помощью специального цифрового интерфейса AC-link. В спецификации AC 97 предусмотрена возможность расширения архитектуры системы и построения многофункциональной системы для PC, выполняющей звуковые и телекоммуникационные функции.

3) Графические системы

Видеосистемы предназначены для оперативного отображения информации, доведения ее до сведения оператора ЭВМ. Обычно они состоят из двух частей: монитора и адаптера. Монитор служит для визуализации изображения, адаптер – для связи монитора с микропроцессорным комплектом.

Графический акселератор является усовершенствованным вариантом графического контроллера видеоадаптера VGA. Графический акселератор представляет собой устройство комбинационного типа, выполняющее заданные логические или арифметические операции по жесткому алгоритму, который не может быть изменён. По этой причине видеоадаптеры с графическим акселератором ориентированы на конкретные приложения.

Графический сопроцессор является более универсальным устройством и работает параллельно с CPU. Основное отличие графического сопроцессора от акселератора заключается в возможности программирования различных задач, тогда как ускоритель ориентирован только на конкретные приложения. Кроме того, графический сопроцессор является активным устройством и может наравне с ЦП обращаться к ОП и управлять шиной ввода/вывода. В современных видеоадаптерах объем и сложность графических функций, выполняемых графическим сопроцессором, возросли до такой степени, что они стали соперничать с объемом задач, решаемых ЦП.

44. Уровни и средства комплексирования в ВС, классификация ВС по Флину (понятие гранулярности, уровни параллелизма, уровни комплексирования и принципы взаимодействия, классификация ВС по Флину).

Вычислительная система (ВС) – совокупность взаимосвязанных и взаимодействующих процессоров или вычислительных машин, периферийного оборудования и программного обеспечения

Главное отличие ВС от ЭВМ – наличие нескольких вычислителей, реализующих параллельную обработку.

Гранулярность – мера отношения объёма вычислений, выполненных в параллельной задаче, к объёму коммуникаций (для обмена сообщениями).

Уровни параллелизма:

- Микроуровень. Выполнение команды разделяется на фазы, а фазы нескольких соседних команд могут быть перекрыты за счёт конвейеризации
- Уровень команд. Параллельно выполняется несколько команд (несколько конвейеров) – суперскалярные процессоры
- Уровень потоков. Задачи разбиваются на параллельно выполняемые потоки. Данный уровень достигается на параллельных ВС
- Уровень заданий. Несколько независимых заданий одновременно выполняются на разных процессорах, практически не взаимодействуя друг с другом (многопроцессорные и многомашинные ВС)

Уровни комплексирования машин в ВС:

Уровень прямого управления служит для передачи коротких однобайтовых приказов-сообщений.

1. Процессор-инициатор обмена передаёт в блок прямого управления байт сообщение и подаёт команду «прямая запись»
2. У другого процессора эта команда вызывает внешнее прерывание
3. В ответ он вырабатывает команду «прямое чтение» и записывает передаваемый байт в свою память
4. После завершения передачи оба процессора продолжают вычисления по собственным программам

Уровень общей оперативной памяти является наиболее предпочтительным для оперативного взаимодействия процессоров. Обычно этот уровень дополняется первым уровнем, что позволяет повышать оперативность взаимодействия процессоров. Центральным блоком такой системы является быстродействующий коммутатор, обеспечивающий необходимые подключения абонентов (процессоров и каналов) к общей оперативной памяти. Уровень эффективно работает при небольшом числе обслуживаемых абонентов.

Уровень комплексированных каналов ввода-вывода служит для передачи больших объёмов данных между блоками оперативной памяти, сопрягаемых в ВС. Обмен данными между ЭВМ осуществляется с помощью адаптера «канал–канал» и команд «чтение» и «запись». Адаптер – это устройство, согласующее скорости работы сопрягаемых каналов. Обычно сопрягаются селекторные каналы машин как наиболее быстродействующие. Скорость обмена данными определяется скоростью самого медленного канала, что соответствует подключению периферийной аппаратуры через контроллеры и адаптеры.

Уровень устройств управления внешними устройствами (УВУ) предполагает использование встроенного двухканального переключателя и команд «зарезервировать» и «освободить». Двухканальный переключатель позволяет подключать УВУ одной ВМ к селекторным каналам различных ВМ. По команде «зарезервировать» канал-инициатор обмена имеет доступ через

УВУ к любым ВЗУ. Обмен канала с ВЗУ продолжается до завершения работ и получения команды «освободить». Только после этого УВУ может подключиться к конкурирующему каналу. Имеется возможность сопряжения с каналами связи – организация сетей ВМ.

Уровень общих внешних устройств. Для подключения отдельных устройств используется автономный двухканальный переключатель. Уровень общих внешних устройств используется в редких специальных случаях, когда в качестве внешнего объекта используется какое-то дорогое уникальное устройство. В противном случае этот уровень малоэффективен.

По Флину выделяют 4 вида архитектур:

SISD (single instruction, single data) – системы с одиночным потоком команд и одиночным потоком данных. К этому классу относятся, прежде всего, классические последовательные машины (однопроцессорные ЭВМ), или иначе, машины фон-неймановского типа, например, PDP-11 или VAX 11/780. В такой ВС единственный процессор выполняет единственный поток команд и обрабатывает единственный поток данных, хранящихся в единственном блоке памяти.

SIMD (single instruction, multiple data) – системы с одиночным потоком команд и множественным потоком данных. В такой ВС имеется несколько одинаковых процессоров, которые выполняют команды из единственного потока команд. Каждый процессор связан со своим блоком памяти данных, и все процессоры параллельно обрабатывают свои данные по одному и тому же алгоритму. Особенностью этого класса являются векторные команды.

MISD (multiple instruction, single data) – системы с множественным потоком команд и одиночным потоком данных. В такой системе единственный поток данных проходит через несколько процессоров, каждый из которых выполняет свою последовательность команд. Такая структура до сих пор не реализована на практике, хотя принципиально напоминает систему с конвейерной обработкой, но в таков ВС на каждой рабочей позиции должна решаться своя задача, а не этап обработки машинной команды.

MIMD (multiple instruction, multiple data) - системы с множественным потоком команд и множественным потоком данных. Этот класс предполагает, что в вычислительной системе есть несколько устройств обработки команд, объединенных в единый комплекс, каждое из которых работает со своим потоком команд и данных. Основное отличие этих систем от многопроцессорных SIMD-машин состоит в том, что инструкции и данные связаны, потому что они относятся к одной и той же исполняемой задаче.

45. Метрики параллельных вычислений, закон Амдала (7 метрик с формулами и закон Амдала с выводами).

Метрики параллельных вычислений – система показателей, позволяющая оценить преимущества, получаемые при параллельном решении задачи на n процессорах, по сравнению с последовательным решением той же задачи на единственном процессоре.

n – количество процессоров, используемых для организации параллельных вычислений

$O(n)$ – объём вычислений, выраженный через количество операций, выполняемых n

процессорами в ходе решения задачи

$T(n)$ – общее время вычислений (решения задачи) с использованием n процессоров

Метрики:

Степень параллелизма – $P(t)$ – число процессоров, одновременно выполняющих программу в каждый момент времени:

$$O(n) = \Delta \sum_{i=1}^n t_i,$$

где t_i – интервал времени, в течение которого $P = i$. (в формуле

должно быть вместо O, P)

Индекс параллелизма характеризует среднюю скорость параллельных вычислений через количество выполненных операций:

$$PI(n) = \frac{O(n)}{T(n)}$$

Ускорение – отношение времени, требуемого для выполнения программы на одном процессоре ко времени параллельного вычисления на n процессорах:

$$S(n) = \frac{T(1)}{T(n)}$$

Эффективность характеризует целесообразность наращивания числа процессоров через ту долю ускорения, достигнутого за счёт параллельных вычислений, которая приходится на один процессор:

$$E(n) = \frac{S(n)}{n} = \frac{T(1)}{nT(n)}$$

Утилизация учитывает вклад каждого процессора при параллельном вычислении, но в виде количества операций, выполненных процессором в единицу времени:

$$U(n) = \frac{O(n)}{nT(n)}$$

Избыточность – отношение объёма параллельных вычислений к объёму эквивалентных последовательных вычислений:

$$R(n) = \frac{O(n)}{O(1)}$$

Сжатие вычисляется как величина, обратная избыточности:

$$C(n) = \frac{O(1)}{O(n)}$$

Качество

$$Q(n) = \frac{T^3(1)}{nT^2(n)O(n)} = S(n)E(n)C(n)$$

Формула Амдала показывает зависимость ускорения от числа процессоров и от доли параллельных вычислений. T_s – общее время выполнения задачи. fT_s – время работы последовательной части (которую нельзя распараллелить). $(1 - f)T_s$ время выполнения распараллеливаемой части.

$$T_p = f \times T_s + \frac{(1 - f) \times T_s}{n}$$
$$S = \frac{T_s}{T_p} = \frac{n}{1 + (n - 1) \times f}$$

46. Виды ВС: UMA и NORMA (схемы и принципы работы)

UMA (Uniform Memory Access) – системы с однородным доступом к памяти.


Все процессоры имеют равные возможности по доступу к единому адресному пространству – доступ любого процессора к памяти производится единообразно и занимает одинаковое время.

Технически UMA-системы предполагают наличие узла, соединяющего каждый из n процессоров с каждым из m банков памяти:

- 1) Объединение нескольких процессоров с банками разделяемой памяти посредством общей шины;
- 2) Применение коммутатора, маршрутизирующего запросы процессора к одному из блоков памяти. Такой способ работы с памятью используется в системах с симметричной мультипроцессорностью (SMP-машинах), поэтому термины UMA и SMP часто используются вместе как "SMP/UMA".



Norma (NO Remote Memory Access) – архитектуры без прямого доступа к удалённой памяти. Доступ к удалённой памяти возможен только путём обмена сообщениями с процессором с адресуемой памятью. По отношению к каждому процессору все остальные процессоры можно рассматривать просто как периферийные устройства. Для посылки сообщения процессор формирует блок данных в своей локальной памяти и извещает свой локальный контроллер о необходимости передачи информации на другой процессор. По коммуникационной сети это сообщение пересылается на приёмный контроллер принимающего процессора. Последний находит место для сообщения в собственной локальной памяти и уведомляет процессор-источник о получении сообщения.



47. Виды ВС: NUMA, COMA и DSM (принципы работы, + для NUMA – схема).

COMA (Cache Only Memory Architecture) – архитектура только с кэш-памятью. Совокупность кэш-памяти всех процессоров рассматривается как глобальная память ВС, причём глобальная память отсутствует. Данные переносятся в кэш-память того процессора, который последним их запросил, при этом расположение переменной в памяти не фиксировано уникальным адресом. Перенос данных из одной локальной кэш-памяти в другую не требует участия ОС и обеспечивается аппаратным справочником, хранящим информацию о текущем расположении всех переменных. Последняя копия элемента данных никогда не удаляется из кэшпамяти.

DSM (Distribute Shared Memory) – распределённая разделяемая память. Каждый процессор не имеет возможности физического доступа к локальной памяти остальных процессоров. ВС представляется пользователю как система с общей памятью лишь благодаря операционной системе. Операционная система предлагает пользователю единое адресное пространство, однако фактическое обращение к памяти «чужого» компьютера обеспечивается путём обмена сообщениями между процессорами.

NUMA (Non-Uniform Memory Access) – неоднородный доступ к памяти. Локальной памяти процессоров выделен отдельный диапазон адресов в едином адресном пространстве. Каждый процессор имеет возможность физически «добраться» до локальной памяти остальных процессоров (удалённой памяти). Доступ процессора к собственной локальной памяти производится напрямую (быстро), доступ к удалённой памяти через коммутатор или сеть (долго). Помимо локальной памяти каждый процессор имеет локальную кэш-память -> проблема обеспечения непротиворечивости копий одного и того же блока ОП ВС во всех локальных кэшах (когерентности кэш-памяти). При изменении информации в кэш-памяти одного процессора копии аналогичного блока в кэш-памяти остальных процессоров должны быть откорректированы или помечены как недостоверные.



48. Виды вычислительных систем (ВС) класса SIMD: векторные и матричные (принципы построения, общие схемы работы, + для векторных – классификация).

Вычислительная система (ВС) - совокупность взаимосвязанных и взаимодействующих процессоров или вычислительных машин, периферийного оборудования и программного обеспечения.

Векторный процессор – процессор, в котором операндами некоторых команд могут выступать массивы данных – векторы.

- При большой размерности массивов последовательная обработка элементов матриц занимает слишком много времени, что и приводит к неэффективности универсальных ВС для рассматриваемого класса задач. Для обработки массивов требуются вычислительные средства, позволяющие с помощью единой команды производить действие сразу над всеми элементами массивов — средства векторной обработки.

- В средствах векторной обработки под вектором понимается одномерный массив однотипных данных

- При размещении матрицы в памяти все ее элементы заносятся в ячейки с последовательными адресами, причем данные могут быть записаны строка за строкой или столбец за столбцом

- Для повышения скорости обработки векторов все функциональные блоки векторных процессоров строятся по конвейерной схеме, причем так, чтобы каждая ступень любого из конвейеров справлялась со своей операцией за один такт.

Виды:

Векторно-параллельная обработка

Векторно-конвейерная обработка

Параллельная обработка векторов несколькими конвейерными ФБ

Матричная SIMD-система

Контроллер массива процессорных элементов (КМП) выполняет последовательный программный код, реализует операции условного и безусловного переходов, транслирует в МПЭ команды, данные и сигналы управления по шине широковещательной рассылки ↘ Результаты обработки данных в массиве процессоров транслируются в КМП по шине результата ↘ Фронтальная ВМ – универсальная ВМ, на которую дополнительно возлагается задача загрузки программ и данных в КМП.

- Назначение матричных вычислительных систем во многом схоже с назначением векторных ВС — обработка больших массивов данных.

- Матричный процессор интегрирует множество идентичных функциональных блоков (ФБ), логически объединенных в матрицу и работающих в SIMD-стиле.

- Не столь существенно, как конструктивно реализована матрица процессорных элементов - на едином кристалле или на нескольких.

49. Виды ВС класса SIMD: ассоциативные ВС и систолические ВС

(концептуальные схемы и принципы работы).

Ассоциативный процессор – специализированный процессор, реализованный на базе ассоциативного запоминающего устройства (АЗУ), где доступ к информации осуществляется не по адресу операнда, а по отличительным признакам, содержащимся в самом операнде.

От АЗУ традиционного применения ассоциативный процессор (АП) отличают две особенности:

- Наличие средств обработки данных
- Возможность параллельной записи во все ячейки, для которых было зафиксировано совпадение с ассоциативным признаком (мультизапись).




ПЭ - процессорный элемент

Систолическая структура – однородная вычислительная среда из ПЭ, совмещающая в себе свойства конвейерной и матричной обработки:

Вычислительный процесс в систолических структурах представляет собой непрерывную и регулярную передачу данных от одного ПЭ к другому без запоминания промежуточных результатов вычисления. Каждый элемент входных данных выбирается из памяти однократно и используется столько раз, сколько необходимо по алгоритму, ввод данных осуществляется в крайние ПЭ матрицы. Образующие систолическую структуру ПЭ однотипны и каждый из них может быть менее универсальным, чем процессоры обычных многопроцессорных систем. Поток данных и управляющих сигналов обладают регулярностью, что позволяет объединять ПЭ локальными связями минимальной длины. Алгоритмы функционирования позволяют совместить параллелизм с конвейерной обработкой данных.

На вход ПЭ подаются два операнда $a_{вх}$, $b_{вх}$, а выходят операнды $a_{вых}$, $b_{вых}$ и частичная сумма $c_{вых}$. На n -м шаге работы систолической системы ПЭ выполняет операцию:

$$c_{вых}^{(n)} = c_{вых}^{(n-1)} + a_{вх}^{(n-1)} * b_{вх}^{(n-1)}, \text{ при этом } a_{вых}^{(n)} = a_{вх}^{(n-1)}, b_{вых}^{(n)} = b_{вх}^{(n-1)}$$



Конфигурация систолических матриц: а – линейная; б – прямоугольная; в – гексагональная; г – трёхмерная

50. Виды ВС класса MIMD: PVP и MPP (схемы построения, принципы работы).

MIMD - предполагает, что все процессоры системы работают по своим программам с собственным потоком команд. В простейшем случае они могут быть автономны и независимы.


Параллельные векторные системы (PVP, Parallel Vector Processor) - SMP системы, где роль процессорных элементов исполняют векторно конвейерные процессоры. PVP система содержит небольшое число индивидуальных векторных процессоров, связанных широкополосным коммутатором типа «кроссбар». Количество ПЭ в системе может достигать 512, хотя типовые значения - 8-16.



66

MPP-архитектура (massive parallel processing) – массивно-параллельная архитектура. В этом случае система строится из отдельных модулей, каждый из которых содержит:

- процессор
- локальный банк оперативной памяти (ОП)
- два коммуникационных процессора (маршрутизатора, роутера): один – для передачи команд, другой – для передачи данных (или сетевой адаптер);
- жёсткие диски и/или другие устройства ввода-вывода. Хост-компьютер - ядро системы (планировщик заданий)




- Вычислительный узел обладает всеми средствами для независимого функционирования (стандартные микропроцессоры с кэш памятью, локальная память, подсистема ввода/вывода)
- Каждый узел содержит сетевой адаптер, используемый для объединения узлов

- Модель распределённой памяти доступ к памяти других узлов обеспечивается путём асинхронного обмена сообщениями
- Модель распределённой памяти доступ к памяти других узлов обеспечивается путём асинхронного обмена сообщениями
- Система хорошо масштабируется (до тысяч узлов)
- Работа системы координируется главной ВМ (хост компьютером) или одним из узлов, выполняющим роль главной ВМ
- На каждом узле установлена ОС или её урезанный вариант, если имеется хост компьютер с полноценной ОС
- Вычисления представляют собой множество процессов, имеющих отдельные адресные пространства


51. Виды ВС класса MIMD: Кластерные ВС (схема построения, топологии ВС, характеристики топологий)

Кластер – группа взаимно соединённых Вычислительных Систем (узлов), работающих совместно и составляющих единый вычислительный ресурс, создавая иллюзию единственной Вычислительной Машины. Для построения кластерной системы во многих случаях используют коммутатор (switch), через который процессоры кластера соединяются между собой.



Топология сети передачи данных – структура линий коммутации между процессорами вычислительной системы.

Топологии сети мультимпьютеров



Характеристика типовых схем коммуникации:

- Диаметр – максимальное расстояние между двумя процессорами сети; характеризует максимальное необходимое время для передачи данных между процессорами
- Связность (connectivity) – показатель, характеризующий наличие разных маршрутов передачи данных между процессорами сети (например, минимальное количество дуг, которое надо удалить для разделения сети передачи данных на две несвязные области)
- Ширина бинарного деления (bisection width) – минимальное количество дуг, которое надо удалить для разделения сети передачи данных на две несвязные области одинакового размера
- Стоимость – общее количество линий передачи данных в многопроцессорной вычислительной системе

52. Виды ВС: dataflow и reduction (принципы работы, пример потокового графа, классификация потоковых ВС).


ВС с нетрадиционным управлением:

- Механизмы управления последовательностью вычислений:
- Команда выполняется, когда становятся доступными её операнды (управляемый данными (data driven) или потоковый (dataflow))
- В потоковой ВМ используется ориентированный граф, называемый графом потоков данных (dataflow graph)
- Процесс потоковой обработки может работать в конвейерном режиме: после обработки первого набора входных сигналов на вход графа может быть подан второй
- Промежуточные результаты (токены) первого вычисления не обрабатываются совместно с промежуточными результатами второго и последующих вычислений
- Все известные потоковые вычислительные системы могут быть отнесены к двум основным типам: статическим и динамическим.

Классификация:

- ПЭ статической потоковой системы
- ПЭ потоковой системы с помеченными токенами
- ПЭ потоковой системы с явно адресуемыми токенами
- ПЭ мультипотоковой системы

Команда выполняется, когда другим командам требуется результат её выполнения (управления по запросу (demand driven) или редуционным).



53. Методы поддержания когерентности кэш-памяти в вычислительных системах (ВС) (перечень методов, общая схема, протокол MESI: состояния и граф переходов).

Система является **когерентной**, если каждая операция чтения по какому-либо адресу, выполненная любым из процессоров, возвращает значение, занесённое в ходе последней операции записи по этому адресу, вне зависимости от того, какой из процессоров производил запись последним.

Протокол сквозной записи может быть реализован двумя способами. В соответствии с первым из них значения в других кэшах обновляются, а в соответствии со вторым – помечаются как недостоверные.

Протокол сквозной записи с обновлением. Когда процессор записывает в кэш новое значение, такое же значение помещается и в модуль памяти, содержащий измеренный блок кэша. Поскольку копии этого блока могут присутствовать и в других кэшах, они также обновляются. Простейшим способом выполнения таких изменений является широковещательная передача записанных данных всем процессорным модулям. Во втором варианте протокола сквозной записи копии помечаются как недостоверные. Когда процессор записывает в свой кэш новое значение, такое же значение записывается в модуль памяти, а затем все остальные его копии в других кэшах помечаются как недостоверные.

В протоколе обратной записи несколько процессоров могут прочитать из памяти в свои кэши копии одного и того же блока данных. Если какой-либо из процессоров захочет изменить свой блок, сначала он должен стать его монопольным владельцем. Монопольный доступ к блоку предоставляется процессору тем модулем памяти, в котором этот блок расположен, и после этого все остальные копии такового, включая копию в основной памяти, помечаются как недостоверные. Теперь владелец блока может свободно изменять его содержимое. Когда другой процессор захочет прочитать этот блок, данные будут ему пересланы от текущего владельца. По окончании процесса изменения данные будут возвращены в исходный модуль памяти, который снова получит права владельца соответствующего блока. Обратная запись вызывает меньший трафик, чем сквозная, поскольку прежде, чем блок кэша потребуется другим процессорам, получивший его процессор может несколько раз записать в него данные.


Кэш с отслеживанием, когда процессор в первый раз выполняет запись блока в свой кэш, этот блок помечается как изменённый и информация о записи распространяется по сети. Модуль памяти и все остальные кэши помечают свои копии изменённого блока как недостоверные. Выполнивший запись процессор с этого момента является владельцем блока. Он может вносить в него изменения без их распространения по сети. Если другой процессор выдаст запрос на чтение данного блока, модуль памяти окажется не в состоянии на него ответить, поскольку в нем нет достоверной копии. Однако текущий владелец блока тоже увидит этот запрос на шине и должен будет предоставить выдавшему его процессору достоверные данные. Новые данные, содержащиеся в отправленном владельцем широковещательном сообщении, считываются модулем памяти, после чего последний обновляет свой блок. Затем владелец блока помечает свою копию как чистую (не-изменённую). Теперь во всех кэшах и в памяти находятся обновлённые данные. Если изменённый блок в кэше одного из процессоров должен быть заменён новым, выполняется операция обратной записи в модуль памяти. Если два процессора хотят одновременно записать данные в один и тот же блок, доступ к шине предоставляется только одному из

них. В результате копия этого блока в другом процессоре помечается как недоверенная. Описанная схема основана на способности контроллеров кэша следить за активностью шины и выполнять соответствующие действия. Поэтому кэш-память подобного типа называется кэшем с отслеживанием (snoopy-cache).



Схемы на основе каталогов Схема согласования кэша при помощи широковещательной передачи сообщений не годится для больших систем. Альтернативой может служить создание каталога с информацией о кэшах, хранящих копии каждого из блоков. Для реализации такого каталога можно включить в каждый блок дополнительные биты, указывающие, в каких кэшах имеются его копии. Тогда вместо широковещательной рассылки информации об изменениях модуль памяти может направлять процессорным модулям отдельные или групповые сообщения. Конечно, дополнительные биты в модулях памяти увеличивают их стоимость. Предлагались различные схемы реализации каталога, и некоторые из них были воплощены в существующих мультипроцессорных системах

Протокол MESI

- Модифицированный (M, Modified) – данные в блоке кэш-памяти, помеченном как M, были модифицированы, но изменённая информация пока не переписана в ОП. Это означает, что информация, содержащаяся в рассматриваемом блоке, достоверна только в данном кэше, а в ОП и остальных кэшах – недоверенна
- Эксклюзивный (E, Exclusive) – данный блок в кэш-памяти не подвергался изменению посредством запроса на запись, совпадает с аналогичным блоком в ОП, но отсутствует в любом другом локальном кэше. Иными словами, информация достоверна в этой локальной кэш-памяти и недоверенна в любой другой
- Разделяемый (S, Shared) – блок в кэш-памяти совпадает с аналогичным блоком в ОП (данные достоверны) и может присутствовать в одном или нескольких из прочих кэшей
- Недействительный (I, Invalid) – блок кэша, помеченный как недействительный, не содержит достоверных данных и становится логически недоступным




54. Специализированные интегральные схемы (схема ПЛИМ, типы компонентов FPGA, принципы работы программируемых элементов FPGA: SRAM-based, antifuse, flash).



ФБ – конфигурируемый функциональный (логич.) блок, БВВ – блок ввода/вывода, ФП – функциональный преобразователь, RG – регистр, MUXs – мультиплексоры

Схема компонентов FPGA



SRAM-Based. Это одна из самых распространенных разновидностей ПЛИС (Программируемая логическая интегральная схема). Конфигурация ПЛИС хранится в ячейках статической памяти, изготовленной по стандартной технологии CMOS. Достоинство этой технологии – возможность многократного перепрограммирования ПЛИС. Недостатки – не самое высокое быстродействие, после включения питания прошивку нужно вновь загружать. Значит на плате должен еще стоять загрузчик, специальная микросхема FLASH или микроконтроллер – все это удорожает конечное изделие.

Flash-based. В таких микросхемах хранение конфигурации происходит во внутренней FLASH памяти или памяти типа EEPROM. Такие ПЛИС лучше тем, что при выключении питания прошивка не пропадает. После подачи питания микросхема опять готова к работе. Однако, у этого типа ПЛИС есть и свои недостатки. Реализация FLASH памяти внутри CMOS микросхемы – это не очень просто. Требуется совместить два разных техпроцесса для производства таких микросхем. Значит они получаются дороже. Кроме того, такие микросхемы, как правило, имеют ограниченное количество циклов перезаписи конфигурации.

Antifuse. Специальная технология, по которой выполняются однократно программируемые ПЛИС. Программирование такой ПЛИС заключается в расплавлении в нужных местах чипа специальных перемычек для образования нужной схемы. Недостаток – собственно программировать / прошивать чип можно только один раз. После этого исправить уже ничего нельзя. Сам процесс прошивки довольно небыстрый. Зато есть масса достоинств у таких ПЛИС: они

довольно быстрые (могут работать на больших частотах), меньше подвержены сбоям при радиации – все из-за того, что конфигурация получается в виде перемычек, а не в виде дополнительной логики, как у SRAM-based.